大傻子哈哈哈

  • 2019-01-14
  • 发表了主题帖: 高频电路设计十大技巧助你事半功倍

    高频电路设计十大技巧助你事半功倍 高频电路PCB的设计是一个复杂的过程,涉及的因素很多,都可能直接关系到高频电路的工作性能。高频电路设计师一个非常复杂的设计过程,其布线对整个设计至关重要。 因此,设计者需要在实际的工作中不断研究和探索,不断积累经验,并结合新的设计技巧才能设计出性能优良的高频电路PCB。本文搜集整理了高频电路设计的十大技巧,希望能助你事半功倍。 一、多层板布线 高频电路往往集成度较高,布线密度大,采用多层板既是布线所必须,也是降低干扰的有效手段。在PCBLayout阶段,合理的选择一定层数的印制板尺寸,能充分利用中间层来设置屏蔽,更好地实现就近接地,并有效地降低寄生电感和缩短信号的传输长度,同时还能大幅度地降低信号的交叉干扰等,所有这些方法都对高频电路的可靠性有利。 有资料显示,同种材料时,四层板要比双面板的噪声低20dB。但是,同时也存在一个问题,PCB半层数越高,制造工艺越复杂,单位成本也就越高,这就要求我们在进行PCBLayout时,除了选择合适的层数的PCB板,还需要进行合理的元器件布局规划,并采用正确的布线规则来完成设计。 二、高速电子器件管脚间的引线弯折越少越好 高频电路布线的引线最好采用全直线,需要转折,可用45度折线或者圆弧转折,这种要求在低频电路中仅仅用于提高铜箔的固着强度,而在高频电路中,满足这一要求却可以减少高频信号对外的发射和相互间的耦合。 三、高频电路器件管脚间的引线越短越好 信号的辐射强度是和信号线的走线长度成正比的,高频的信号引线越长,它就越容易耦合到靠近它的元器件上去,所以对于诸如信号的时钟、晶振、DDR的数据、LVDS线、USB线、HDMI线等高频信号线都是要求尽可能的走线越短越好。 四、高频电路器件管脚间的引线层间交替越少越好 所谓“引线的层间交替越少越好”是指元件连接过程中所用的过孔(Via)越少越好。据侧,一个过孔可带来约0.5pF的分布电容,减少过孔数能显著提高速度和减少数据出错的可能性。 五、注意信号线近距离平行走线引入的“串扰” 高频电路布线要注意信号线近距离平行走线所引入的“串扰”,串扰是指没有直接连接的信号线之间的耦合现象。 由于高频信号沿着传输线是以电磁波的形式传输的,信号线会起到天线的作用,电磁场的能量会在传输线的周围发射,信号之间由于电磁场的相互耦合而产生的不期望的噪声信号称为串扰(Crosstalk)。 PCB板层的参数、信号线的间距、驱动端和接收端的电气特性以及信号线端接方式对串扰都有一定的影响。 所以为了减少高频信号的串扰,在布线的时候要求尽可能的做到以下几点: 在布线空间允许的条件下,在串扰较严重的两条线之间插入一条地线或地平面,可以起到隔离的作用而减少串扰。当信号线周围的空间本身就存在时变的电磁场时,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅减少干扰。 在布线空间许可的前提下,加大相邻信号线间的间距,减小信号线的平行长度,时钟线尽量与关键信号线垂直而不要平行。如果同一层内的平行走线几乎无法避免,在相邻两个层,走线的方向务必却为相互垂直。 在数字电路中,通常的时钟信号都是边沿变化快的信号,对外串扰大。所以在设计中,时钟线宜用地线包围起来并多打地线孔来减少分布电容,从而减少串扰。对高频信号时钟尽量使用低电压差分时钟信号并包地方式,需要注意包地打孔的完整性。 闲置不用的输入端不要悬空,而是将其接地或接电源(电源在高频信号回路中也是地),因为悬空的线有可能等效于发射天线,接地就能抑制发射。实践证明,用这种办法消除串扰有时能立即见效。 六、集成电路块的电源引脚增加高频退藕电容 每个集成电路块的电源引脚就近增一个高频退藕电容。增加电源引脚的高频退藕电容,可以有效地抑制电源引脚上的高频谐波形成干扰。 七、高频数字信号的地线和模拟信号地线做隔离 模拟地线、数字地线等接往公共地线时要用高频扼流磁珠连接或者直接隔离并选择合适的地方单点互联。高频数字信号的地线的地电位一般是不一致的,两者直接常常存在一定的电压差,而且,高频数字信号的地线还常常带有非常丰富的高频信号的谐波分量,当直接连接数字信号地线和模拟信号地线时,高频信号的谐波就会通过地线耦合的方式对模拟信号进行干扰。 所以通常情况下,对高频数字信号的地线和模拟信号的地线是要做隔离的,可以采用在合适位置单点互联的方式,或者采用高频扼流磁珠互联的方式。 八、避免走线形成的环路 各类高频信号走线尽量不要形成环路,若无法避免则应使环路面积尽量小。 九、必须保证良好的信号阻抗匹配 信号在传输的过程中,当阻抗不匹配的时候,信号就会在传输通道中发生信号的反射,反射会使合成信号形成过冲,导致信号在逻辑门限附近波动。 消除反射的根本办法是使传输信号的阻抗良好匹配,由于负载阻抗与传输线的特性阻抗相差越大反射也越大,所以应尽可能使信号传输线的特性阻抗与负载阻抗相等。 同时还要注意PCB上的传输线不能出现突变或拐角,尽量保持传输线各点阻抗连续,否则在传输线各段之间也将会出现反射。 这就要求在进行高速PCB布线时,必须要遵守以下布线规则: USB布线规则。要求USB信号差分走线,线宽10mil,线距6mil,地线和信号线距6mil。 HDMI布线规则。要求HDMI信号差分走线,线宽10mil,线距6mil,每两组HDMI差分信号对的间距超过20mil。 LVDS布线规则。要求LVDS信号差分走线,线宽7mil,线距6mil,目的是控制HDMI的差分信号对阻抗为100+-15%欧姆 DDR布线规则。DDR1走线要求信号尽量不走过孔,信号线等宽,线与线等距,走线必须满足2W原则,以减少信号间的串扰,对DDR2及以上的高速器件,还要求高频数据走线等长,以保证信号的阻抗匹配。 十、保持信号传输的完整性 保持信号传输的完整性,防止由于地线分割引起的“地弹现象”。

  • 2019-01-09
  • 发表了主题帖: PCB拼板的小技巧,你都会了吗?

    PCB拼板的小技巧,你都会了吗? 拼板主要的问题是节约生产的成本。对于PCB拼板宽度≤260mm~300mm,根据产线的不同而不同。因为我们可能有很多物料,本身加工设备一个料枪对应一个模组,因此如果拼板超过了模组的范围,加工速度会变得非常慢。图一就是拼版超过了SMT产线的模组范围示意图。 http://www.pcbbbs.com/data/attachment/forum/201901/09/161928axn5k9kux12unqz1.png(图一) PCB拼板的外框(夹持边)应采用仔细考虑,确保PCB拼板固定在夹具上以后不会变形(一般不允许在这个边上开V槽)对于元器件的布置,第一所有的朝向要一致如图二,不能出现镜像这样的情况,这样会引起加工的坐标定位问题。 http://www.pcbbbs.com/data/attachment/forum/201901/09/161952xy7zzvne8gbymt4f.png(图二) 第二在边缘(拼板外框与内部小板、小板与小板之间)不能有连接器伸出的情况发生如图三,如果存在这种情况会妨碍焊接完成后刀具分板。 http://www.pcbbbs.com/data/attachment/forum/201901/09/162014zararwxxk7jr2xd4.png(图三) 为了保证检测板的位置和水平,我们需要在板的边沿设置三个以上的定位点,如图四,通过光学检测这三个点,可以得到整个加工的基准坐标和板的水平度。 http://www.pcbbbs.com/data/attachment/forum/201901/09/162038p7tbssszwb2effbw.png(图四) 正确做法为如图五,离边沿5mm,且行进方向不一致的时候间距不同(便于区分进入方向):【设置基准定位点时,通常在定位点的周围留出比其大1.5 mm的无阻焊区,不能有相似的焊盘或者别的类似的】 http://www.pcbbbs.com/data/attachment/forum/201901/09/162104u6q6fkzck6qmkk9p.png(图五) 在每个小板的至少要有三个定位孔,3≤孔径≤6 mm,边缘定位孔1mm内不允许布线或者贴片(防止误判断) http://www.pcbbbs.com/data/attachment/forum/201901/09/162129m0vmt70e03ospxz7.png(图六) PCB拼板主要是节约生产和加工成本(会使机器加工速度快几倍),不合理的设计会使后期充满了问题,各位可以仔细看看,防止出问题。 好啦,今天的知识就分享到这里啦

  • 2019-01-05
  • 发表了主题帖: 要成为PADS设计大神,必备这份无模命令总结表!

    无模命令总结1、C 补充格式,在内层负片设计时用来显示 Plane 层的焊盘及 Thermal。使用方法是,从键盘上输入 C 显示,再次输入 C 可去除显示。 2、D 打开/关闭当前层显示,使用方法是,从键盘上输入 D 来切换。建议设计时用D 将 Display Current Layer Last=ON的状态下。(还没有发现有什么奇妙的现象出现) 3、DO 贯通孔外形显示切换。ON时孔径高亮显示,焊盘则以底色调显示。使用方法是,从键盘上输入 DO来切换。 4、E 布线终止方式切换,可在下列3种方式间切换。 □End No Via :布线时Ctrl+点击时配线以无 VIA 方式终止。 □End Via :布线时Ctrl+点击时配线以 VIA 方式终止。 □End Test Point :布线时Ctrl+点击时配线以测试 PIN 的 VIA 方式终止. 使用方法是,从键盘上输入 E 来切换。 5、 I 数据库完整性测试,设计过程中发现系统异常时,可试着敲此键。(暂时没有发现有什么奇妙的现现象发生) 6、 L <n>改变当前层到新的 n 层,<n>可为数字或是名字,如(L 2) or (L top)。 7、N <s>用来让 NET 高亮显示, <s>为要显示的信号名。可以堆栈方式逐个显示信号,如 N GND会高亮显示整个 GND。 N- 会逐个去除信号 N 将会去除所有的高亮信号。 8、O 选择用外形线来显示焊盘与配线。 9、PO 自动敷铜外形线 on/off 切换。(敷完铜时有用) 10、Q 快速测量命令。可以快速.测量 dx, dy 和 d 。注意精确测量时将状态框中的 Snaps to the design grid 取消。 11、 QL 快速测量配线长度。可对线段、网络、配线对进行测量。测量方式如下:首先选择线段、网络或者配线对,然后输入 QL 就会得到相关长度报告。 12、 R <n>改变显示线宽到<n>, 如, R 50。 13、 RV 在输出再使用文件 Reuse 时,用于切换参数设定。有关详细信息请参见 \"To Make a Like Reuse in Object Mode\"。 14、SPD 显示 split/mixed planes 层数据,该命令控制 split/mixed planes 参数对话框中的 一个参数。 15、SPI 显示 plane 层的 thermal 。该命令控制 split/mixed planes 参数框中的一个参数。 16、 SPO 显示 split/mixed planes 层的外形线。该命令控制 split/mixed planes 参数对话框中的一个参数。 17、 T 透明显示切换。在复杂板子设计时很有用。 18、 X Text 文字外形线显示切换。 19、 W <n>改变线宽到<n>,如 W 5。Grid命令总结1、G {} Grid 全局设定。可同时改变设计与 VIA Grid。如 G25 或者 G25 25。 2、 GD {} 屏幕上的显示 Grid 设定。第二个参数为可选项。如 GD25 25 或者 GD100。 3、 GP 切换极坐标 grid 。极坐标 grid 在设计外形为圆形、或者元件布局按极坐标方式放置时使用。 4、 GP r a 极坐标下的元件指定移动方式(r 为半径, a 为角度)。 5、 GPR r 极坐标下的元件指定移动方式,在角度不变时,改变到半径 r。 6、 GPA a 极坐标下的元件指定移动方式,在半径不变时,改变到角度 a。 7、 GPRA da 极坐标下的元件指定移动方式,在半径不变时,改变到当前角度 da。 8、 GPRR dr 极坐标下的元件指定移动方式,在角度不变时,改变到当前半径 r。 9、 GR 设计 grid 设定, 如 GR 8-1/3, GR 25 25, G 25。 10、 GV 贯通孔 Via grid 设定, 如 GV 8-1/3, GV 25 25, or GV 25。 检索命令1、S <s>检索元件参照名或是端子,如 S U1 、 S U1.6。 2、 S <n><n>检索绝对坐标,如 S 100 100。3、 SR <n><n>检索相对坐标 X 与 Y, 如 SR -500 100。 4、 SRX <n>检索相对坐标 X, 如 SRX 500。 5、 SRY <n>检索相对坐标 Y, 如 SRY 200。 6、 SS <s>检索并选中元件参数名, 如 SS U10。 7、 SX <n>保持 Y 坐标不变,移动到 X 的绝对坐标 n 处。如 SX 300。 8、 SY <n>保持 X 坐标不变,移动到 Y 的绝对坐标 n 处。如 SY 400。 9、 XP 以像素而非线宽的方式来检索和选择配线。允许用户对哪些拐角处的宽度小于线宽时进行调整。 角度命令(drafting 时的快速设定)1、 AA 任意角度。 2、 AD 45 度角度。 3、 AO 直角。 4、 UN [<n>] 用户设定 Undo 的次数。系统可以允许设置 undo (1-100); <n>是可选项,如 UN 2 的含义是只允许一次 undo。 5、 RE [<n>] 用户设定 Redo 的次数。系统可以允许设置 Rndo (1-100); <n>是可选项,如 RE 2 的含义是只允许一次 Redo。 设计规则检查命令 Design Rule Checking1、DRP 设置系统处于防止安全间距错误状态。(在布线前要把规则设置好,布线时最好打开,以免出现错误) 2、 DRW 设置系统处于警告安全间距错误状态。 3、 DRI 设置系统处于无视安全间距错误状态。 4、 DRO 关闭系统 DRC(注意此时有些功能无法使用) 布线命令1、 E 布线终止方式切换,可在3种方式间切换。 2、 LD 快速设置当前层的布线方向,在水平与垂直布线层间切换。 3、 PL <n><n>设置布线层对,该处<n>可为层数或是层名。如 PL 1 2 或者 PL top bottom。 4、 SH 推挤方式 on /off 切换。 5、 V 选择 via 类型,如 V 标准 via。 6、 VA 自动 via 选择。 7、 VP 选择使用 partial via. 8、 VT 选择使用贯通 via. 9、 T 透明显示切换。在复杂板子设计时很有用。 绘图相关命令 Drafting Objects1、 HC 设定为画圆形模式。 2、 HH 设定为画不封闭的线段模式。 3、 HP 设定为画线段模式。 4、 HR 设定为画长方形模式。 与鼠标动作相关的命令1、 M 键与鼠标右键具有相同功能,打开当前状态下的的快捷命令菜单(Pop-up Menu)。 2、 Spacebar 空格键与鼠标左键有相同功能。可以用来对当前光标处的元素进行选择、完成、追加拐角等操作。 关于显示丝印的1、Z+1 显示的为第一层 Z+2 显示的为第二层 依次类推 2、Z+o 显示外层,即首层 3、Z(n-M)即显示第几层到第几层 4、Z*.显示所有层. 5、ZT 显示顶层,ZB 显示底层 6、ZC 显示当前层 ,ZD 显示所有文档层 7、ZE 显示所有电气层, Z I 显示内层 8、ZO 显示板的外层,就是顶层和底层,Z T 显示底层 9、Z PMB 显示助焊底层,Z PMT 显示助焊顶层 10、Z SMB 显示阻焊底层,Z SMT 显示阻焊顶层 11、Z SSB 显示丝印底层,Z SST 显示丝印顶层 辅助命令1、 ? 可以打开英文帮助文件 help,相当于 F1。 2、 BMW 创建宏命令,详见\"To Use BMW\"。 3、 BLT 实行基本的 Log 测试。 4、 F <s>快速打开文件,这里的<s>为文件路径与文件名。

  • 2018-12-29
  • 发表了主题帖: 一招教你学会使用AD更改PCB板子尺寸!

    一招教你学会使用AD更改PCB板子尺寸!使用原理图生成PCB后,Altium Designer会自动生成一块黑色区域,还有一个在禁止布线层的方框,还有两段标注板子大小的线。下面说一下如何更改黑色区域的大小,还有如何精确确定板子尺寸,比如使其为长宽都为整数。 1.  调整 PCB板的大小 方法一: Design --- Board Shape --- Redefine Board Shape(快捷键D-S-R),对于方形,依次画好4个点,然后右键退出操作。没有画成想要的形状之前不要点击右键。 方法二:(1)在PCB页面用Keep-Out Layer画出所需板子的大小形状,注意必须是封闭的形状。 (2)选中画出的这些封闭的框框。(一次不能全部选中的话可以按住Shift依次选中线条) (3)Design --- Board Shape --- Define from selected objects,这样就画好了任意复杂形状的PCB。 2. 精确确定板子尺寸 首先设置自动捕捉到目标热点:空白处右键-Options-Board Options,右下角选中Snap To Object Hotpots。这样能保证禁止布线层的线能完整构成一个方框,也能让测量线能准确测量。 (1)首先使得禁止布线层的线能完整构成一个方框,拐角处如下图所示,两条线的端点要完全一致。 (2)将测量线的一端与这个端点完全重合,保证测量完全准确。由于设置了捕捉到目标热点,这个很容易做到,见下图。 (3)根据想要的尺寸调整布线层的方框,同时也要移动测量线。其实双击布线层的一条线,在最初的位置上加上一定的数值,就可以一步到位了。调好一个方向后可以锁定这条线,双击后,选择lock,这样就不容易误移动了。再调整另一个方向即可。 (4)快捷键D-S-R,调整 PCB板的大小即可,现在定义PSB板形状的四个脚就会很容易的对准禁止布线层的四个角了。

  • 2018-12-27
  • 发表了主题帖: 如何创建层次化的原理图形式?

    随着电路的日益复杂,电路的设计方法也是趋向层次化结构。 1.设计者可以先分别绘制及处理每个子电路。2.待相关的子电路完成后,再将它们组合起来继续处理。3.最后,完成完整电路图。 多页原理图绘制方法 采用垂直分割,而此处的模块也可能是由几个更基础的模块构成,一路延续下去,就形成金字塔型的层次化结构。如下图: http://www.pcbbbs.com/data/attachment/forum/201812/27/151125obyw44zw1bwoyv6h.png 在AltiumDesigner里面的形式如下图: http://www.pcbbbs.com/data/attachment/forum/201812/27/151203e1ndymazusqu8z1e.png Sheet2和Sheet3就是Sheet1的子原理图了,或者说是Sheet1中的一个模块了,那么如何实现这种效果呢,接下来就来演示一下: 首先,当然要建立几张原理图,一张主图例如Sheet1,以及若干子图或者说是模块电路如Sheet2和Sheet3,如下图: http://www.pcbbbs.com/data/attachment/forum/201812/27/151228unwhcqqwyvr6k4dn.png然后,在主图,例如Sheet1中点击菜单栏Designe->Create Sheet Symbol From Sheet or HDL。 http://www.pcbbbs.com/data/attachment/forum/201812/27/151248ys4s0ghggsa40xa4.png 然后会弹出对话框,选择你要生成原理图模块的图纸,例如Sheet2或者Sheet3,如下图; http://www.pcbbbs.com/data/attachment/forum/201812/27/151308a58bs0g6lnsqlaz1.png[size=0.83em]周三5.png (69.13 KB, 下载次数: 0)下载附件  [url=]保存到相册[/url][color=rgb(153, 153, 153) !important]48 秒前 上传 最后,也是最重要的,一般网上就说到上面的步骤就结束了,如果这样结束就看不到,类似图二的效果,起码不能立马看到,最后一定要点击菜单Project->Compile PCB Project,如下图: http://www.pcbbbs.com/data/attachment/forum/201812/27/151324b4v7tvq7tv49vffi.png

  • 2018-12-26
  • 发表了主题帖: 做设计时线宽、线距规则设置多大比较好?

    1、 需要做阻抗的信号线,应该严格按照叠层计算出来的线宽、线距来设置。比如射频信号(常规50R控制)、重要单端50R、差分90R、差分100R等信号线,通过叠层可计算出具体的线宽线距(下图示)。 http://www.pcbbbs.com/data/attachment/forum/201812/26/165500q6gzlyvcd5f6p5zh.jpg 2、 设计的线宽线距应该考虑所选PCB生产工厂的生产工艺能力,如若设计时设置线宽线距超过合作的PCB生产厂商的制程能力,轻则需要添加不必要的生产成本,重则导致设计无法生产。一般正常情况下线宽线距控制到6/6mil,过孔选择12mil(0.3mm),基本80%以上PCB生产厂商都能生产,生产的成本最低。线宽线距最小控制到4/4mil,过孔选择8mil(0.2mm),基本70%以上PCB生产厂商都能生产,但是价格比第一种情况稍贵,不会贵太多。线宽线距最小控制到3.5/3.5mil,过孔选择8mil(0.2mm),这时候有部分PCB生产厂商生产不了,价格会更贵一点。线宽线距最小控制到2/2mil,过孔选择4mil(0.1mm,此时一般是HDI盲埋孔设计,需要打激光过孔),这时候大部分PCB生产厂商生产不了,价格是最贵的。这里的线宽线距设置规则的时候指线到孔、线到线、线到焊盘、线到过孔、孔到盘等元素之间的大小。 3、设置规则考虑设计文件中的设计瓶颈处。如有1mm的BGA芯片,管脚深度较浅的,两行管脚之间只需要走一根信号线,可设置6/6mil,管脚深度较深,两行管脚之间需要走2根信号线,则设置为4/4mil;有0.65mm的BGA芯片,一般设置为4/4mil;有0.5mm的BGA芯片,一般线宽线距最小须设置为3.5/3.5mil;有0.4mm的BGA芯片,一般需要做HDI设计。一般对于设计瓶颈处,可设置区域规则(设置方法见文章尾部),局部线宽线距设置小点,PCB其他地方规则设置大一些,以便生产,提高生产出来PCB合格率。 4、需要根据PCB设计的密度来进行设置,密度较小,板子较松,可设置线宽线距大一点,反之,亦然。常规可按以下阶梯设置: 1)8/8mil,过孔选择12mil(0.3mm)。 2)6/6mil,过孔选择12mil(0.3mm)。 3)4/4mil,过孔选择8mil(0.2mm)。 4)3.5/3.5mil,过孔选择8mil(0.2mm)。 5)3.5/3.5mil,过孔选择4mil(0.1mm,激光打孔)。 6)2/2mil,过孔选择4mil(0.1mm,激光打孔)。

  • 2018-12-21
  • 发表了主题帖: PCB工程师必看的PCB叠层设计宝典!

    PCB工程师必看的PCB叠层设计宝典!总的来说叠层设计主要要遵从两个规矩: 1. 每个走线层都必须有一个邻近的参考层(电源或地层);2. 邻近的主电源层和地层要保持最小间距,以提供较大的耦合电容;下面列出从两层板到十层板的叠层: 一、单面PCB板和双面PCB板的叠层 对于两层板来说,由于板层数量少,已经不存在叠层的问题。控制EMI辐射主要从布线和布局来考虑; 单层板和双层板的电磁兼容问题越来越突出。造成这种现象的主要原因就是因是信号回路面积过大,不仅产生了较强的电磁辐射,而且使电路对外界干扰敏感。要改善线路的电磁兼容性,最简单的方法是减小关键信号的回路面积。    关键信号:从电磁兼容的角度考虑,关键信号主要指产生较强辐射的信号和对外界敏感的信号。能够产生较强辐射的信号一般是周期性信号,如时钟或地址的低位信号。对干扰敏感的信号是指那些电平较低的模拟信号。    单、双层板通常使用在低于10KHz的低频模拟设计中:    1 在同一层的电源走线以辐射状走线,并最小化线的长度总和; 2 走电源、地线时,相互靠近;在关键信号线边上布一条地线,这条地线应尽量靠近信号线。这样就形成了较小的回路面积,减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后,就形成了一个面积最小的回路,信号电流肯定会取道这个回路,而不是其它地线路径。 3 如果是双层线路板,可以在线路板的另一面,紧靠近信号线的下面,沿着信号线布一条地线,一线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。 二、四层板的叠层   推荐叠层方式:1. SIG-GND(PWR)-PWR (GND)-SIG;   2. GND-SIG(PWR)-SIG(PWR)-GND; 对于以上两种叠层设计,潜在的问题是对于传统的1.6mm(62mil)板厚。层间距将会变得很大,不仅不利于控制阻抗,层间耦合及屏蔽;特别是电源地层之间间距很大,降低了板电容,不利于滤除噪声。 对于第一种方案,通常应用于板上芯片较多的情况。这种方案可得到较好的SI性能,对于EMI性能来说并不是很好,主要要通过走线及其他细节来控制。主要注意:地层放在信号最密集的信号层的相连层,有利于吸收和抑制辐射;增大板面积,体现20H规则。   对于第二种方案,通常应用于板上芯片密度足够低和芯片周围有足够面积(放置所要求的电源覆铜层)的场合。此种方案PCB的外层均为地层,中间两层均为信号 /电源层。信号层上的电源用宽线走线,这可使电源电流的路径阻抗低,且信号微带路径的阻抗也低,也可通过外层地屏蔽内层信号辐射。从EMI控制的角度看, 这是现有的最佳4层PCB结构。主要注意:中间两层信号、电源混合层间距要拉开,走线方向垂直,避免出现串扰;适当控制板面积,体现20H规则;如果要控 制走线阻抗,上述方案要非常小心地将走线布置在电源和接地铺铜岛的下边。另外,电源或地层上的铺铜之间应尽可能地互连在一起,以确保DC和低频的连接性。 三、六层板的叠层 一、 对于芯片密度较大、时钟频率较高的设计应考虑6层板的设计 推荐叠层方式:   1.SIG-GND-SIG-PWR-GND-SIG;    对于这种方案,这种叠层方案可得到较好的信号完整性,信号层与接地层相邻,电源层和接地层配对,每个走线层的阻抗都可较好控制,且两个地层都是能良好的吸收磁力线。并且在电源、地层完整的情况下能为每个信号层都提供较好的回流路径。    2.GND-SIG-GND-PWR-SIG -GND;   对于这种方案,该种方案只适用于器件密度不是很高的情况,这种叠层具有上面叠层的所有优点,并且这样顶层和底层的地平面比较完整,能作为一个较好的屏蔽层 来使用。需要注意的是电源层要靠近非主元件面的那一层,因为底层的平面会更完整。因此,EMI性能要比第一种方案好。    小结:对于六层板的方案,电源层与地层之间的间距应尽量减小,以获得好的电源、地耦合。但62mil的板厚,层间距虽然得到减小,还是不容易把主电源与地 层之间的间距控制得很小。对比第一种方案与第二种方案,第二种方案成本要大大增加。因此,我们叠层时通常选择第一种方案。设计时,遵循20H规则和镜像层 规则设计 四、八层板的叠层 八层板通常使用下面三种叠层方式    A:由于差的电磁吸收能力和大的电源阻抗导致这种不是一种好的叠层方式。它的结构如下:1.Signal 1 元件面、微带走线层   2.Signal 2 内部微带走线层,较好的走线层(X方向)   3.Ground4.Signal 3 带状线走线层,较好的走线层(Y方向)   5.Signal 4 带状线走线层   6.Power   7.Signal 5 内部微带走线层   8.Signal 6 微带走线层   B:是第三种叠层方式的变种,由于增加了参考层,具有较好的EMI性能,各信号层的特性阻抗可以很好的控制    1.Signal 1 元件面、微带走线层,好的走线层   2.Ground 地层,较好的电磁波吸收能力   3.Signal 2 带状线走线层,好的走线层   4.Power 电源层,与下面的地层构成优秀的电磁吸收   5.Ground 地层   6.Signal 3 带状线走线层,好的走线层   7.Power 地层,具有较大的电源阻抗   8.Signal 4 微带走线层,好的走线层 C:最佳叠层方式,由于多层地参考平面的使用具有非常好的地磁吸收能力。     1.Signal 1 元件面、微带走线层,好的走线层     2.Ground 地层,较好的电磁波吸收能力     3.Signal 2 带状线走线层,好的走线层      4.Power 电源层,与下面的地层构成优秀的电磁吸收     5.Ground 地层     6.Signal 3 带状线走线层,好的走线层     7.Ground 地层,较好的电磁波吸收能力     8.Signal 4 微带走线层,好的走线层 对于如何选择设计用几层板和用什么方式的叠层,要根据板上信号网络的数量,器件密度,PIN密度,信号的频率,板的大小等许多因素。对于这些因素我们要综 合考虑。对于信号网络的数量越多,器件密度越大,PIN密度越大,信号的频率越高的设计应尽量采用多层板设计。为得到好的EMI性能最好保证每个信号层都 有自己的参考层。

  • 2018-12-20
  • 发表了主题帖: 设计射频电路板,这些技巧你得懂!

    成功的RF设计必须仔细注意整个设计过程中每个步骤及每个细节,这意味着必须在设计开始阶段就要进行彻底的、仔细的规划,并对每个设计步骤的进展进行全面持续的评估。而这种细致的设计技巧正是国内大多数电子企业文化所欠缺的。 近几年来,由于蓝牙设备、无线局域网络(WLAN)设备,和移动电话的需求与成长,促使业者越来越关注RF电路设计的技巧。从过去到现在,RF电路板设计如同电磁干扰(EMI)问题一样,一直是工程师们最难掌控的部份,甚至是梦魇。若想要一次就设计成功,必须事先仔细规划和注重细节才能奏效。 射频(RF)电路板设计由于在理论上还有很多不确定性,因此常被形容为一种「黑色艺术」(black art) 。但这只是一种以偏盖全的观点,RF电路板设计还是有许多可以遵循的法则。不过,在实际设计时,真正实用的技巧是当这些法则因各种限制而无法实施时,如何对它们进行折衷处理。重要的RF设计课题包括:阻抗和阻抗匹配、绝缘层材料和层叠板、波长和谐波...等,本文将集中探讨与RF电路板分区设计有关的各种问题。 微过孔的种类 电路板上不同性质的电路必须分隔,但是又要在不产生电磁干扰的最佳情况下连接,这就需要用到微过孔(microvia)。通常微过孔直径为0.05mm至0.20mm,这些过孔一般分为三类,即盲孔(blind via)、埋孔(bury via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面,具有一定深度,用于表层线路和下面的内层线路的连接,孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔,它不会延伸到线路板的表面。上述两类孔都位于线路板的内层,层压前利用通孔成型制程完成,在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔,这种孔穿过整个线路板,可用于实现内部互连或作为组件的黏着定位孔。 采用分区技巧 在设计RF电路板时,应尽可能把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来,简单的说,就是让高功率RF发射电路远离低噪音接收电路。如果PCB板上有很多空间,那么可以很容易地做到这一点。但通常零组件很多时,PCB空间就会变的很小,因此这是很难达到的。可以把它们放在PCB板的两面,或者让它们交替工作,而不是同时工作。高功率电路有时还可包括RF缓冲器(buffer)和压控振荡器(VCO)。 设计分区可以分成实体分区(physical partitioning)和电气分区(Electrical partitioning)。实体分区主要涉及零组件布局、方位和屏蔽等问题;电气分区可以继续分成电源分配、RF走线、敏感电路和信号、接地等分区。 实体分区 零组件布局是实现一个优异RF设计的关键,最有效的技术是首先固定位于RF路径上的零组件,并调整其方位,使RF路径的长度减到最小。并使RF输入远离RF输出,并尽可能远离高功率电路和低噪音电路。 最有效的电路板堆栈方法是将主接地安排在表层下的第二层,并尽可能将RF线走在表层上。将RF路径上的过孔尺寸减到最小不仅可以减少路径电感,而且还可以减少主接地上的虚焊点,并可减少RF能量泄漏到层叠板内其它区域的机会。 在实体空间上,像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来,但是双工器、混频器和中频放大器总是有多个RF/IF信号相互干扰,因此必须小心地将这一影响减到最小。RF与IF走线应尽可能走十字交叉,并尽可能在它们之间隔一块接地面积。正确的RF路径对整块PCB板的性能而言非常重要,这也就是为什么零组件布局通常在移动电话PCB板设计中占大部份时间的原因。 在移动电话PCB板上,通常可以将低噪音放大器电路放在PCB板的某一面,而高功率放大器放在另一面,并最终藉由双工器在同一面上将它们连接到RF天线的一端和基频处理器的另一端。这需要一些技巧来确保RF能量不会藉由过孔,从板的一面传递到另一面,常用的技术是在两面都使用盲孔。可以藉由将盲孔安排在PCB板两面都不受RF干扰的区域,来将过孔的不利影响减到最小。 金属屏蔽罩 有时,不太可能在多个电路区块之间保留足够的区隔,在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在RF区域内,但金属屏蔽罩也有副作用,例如:制造成本和装配成本都很高。 外形不规则的金属屏蔽罩在制造时很难保证高精密度,长方形或正方形金属屏蔽罩又使零组件布局受到一些限制;金属屏蔽罩不利于零组件更换和故障移位;由于金属屏蔽罩必须焊在接地面上,而且必须与零组件保持一个适当的距离,因此需要占用宝贵的PCB板空间。 尽可能保证金属屏蔽罩的完整非常重要,所以进入金属屏蔽罩的数字信号线应该尽可能走内层,而且最好将信号线路层的下一层设为接地层。RF信号线可以从金属屏蔽罩底部的小缺口和接地缺口处的布线层走线出去,不过缺口处周围要尽可能被广大的接地面积包围,不同信号层上的接地可藉由多个过孔连在一起。 尽管有以上的缺点,但是金属屏蔽罩仍然非常有效,而且常常是隔离关键电路的唯一解决方案。 电源去耦电路 此外,恰当而有效的芯片电源去耦(decouple)电路也非常重要。许多整合了线性线路的RF芯片对电源的噪音非常敏感,通常每个芯片都需要采用高达四个电容和一个隔离电感来滤除全部的电源噪音。 最小电容值通常取决于电容本身的谐振频率和接脚电感,C4的值就是据此选择的。C3和C2的值由于其自身接脚电感的关系而相对比较大,从而RF去耦效果要差一些,不过它们较适合于滤除较低频率的噪音信号。RF去耦则是由电感L1完成的,它使RF信号无法从电源线耦合到芯片中。因为所有的走线都是一条潜在的既可接收也可发射RF信号的天线,所以,将射频信号与关键线路、零组件隔离是必须的。 这些去耦组件的实体位置通常也很关键。这几个重要组件的布局原则是:C4要尽可能靠近IC接脚并接地,C3必须最靠近C4,C2必须最靠近C3,而且IC接脚与C4的连接走线要尽可能短,这几个组件的接地端(尤其是C4)通常应当藉由板面下第一个接地层与芯片的接地脚相连。将组件与接地层相连的过孔应该尽可能靠近PCB板上的组件焊盘,最好是使用打在焊盘上的盲孔将连接线电感减到最小,电感L1应该靠近C1。 一个集成电路或放大器常常具有一个集电极开路输出(open collector),因此需要一个上拉电感(pullup inductor)来提供一个高阻抗RF负载和一个低阻抗直流电源,同样的原则也适用于对这一电感的电源端进行去耦。有些芯片需要多个电源才能工作,因此可能需要两到三套电容和电感来分别对它们进行去耦处理,如果该芯片周围没有足够的空间,那么去耦效果可能不佳。 尤其需要特别注意的是:电感极少平行靠在一起,因为这将形成一个空芯变压器,并相互感应产生干扰信号,因此它们之间的距离至少要相当于其中之一的高度,或者成直角排列以使其互感减到最小。 电气分区 电气分区原则上与实体分区相同,但还包含一些其它因素。现代移动电话的某些部份采用不同工作电压,并借助软件对其进行控制,以延长电池工作寿命。这意味着移动电话需要具备多种电源,而这产生更多的隔离问题。电源通常由连接线(connector)引入,并立即进行去耦处理以滤除任何来自电路板外部的噪音,然后经过一组开关或线性稳压器之后,进行电源分配。 在移动电话里,大多数电路的直流电流都相当小,因此走线宽度通常不是问题,不过,必须为高功率放大器的电源单独设计出一条尽可能宽的大电流线路,以使发射时的瞬态压降(voltage drop)能减到最低。为了避免太多电流损耗,需要利用多个过孔将电流从某一层传递到另一层。此外,如果不能在高功率放大器的电源接脚端对它进行充分的去耦,那么高功率噪音将会辐射到整块电路板上,并带来各种各样的问题。高功率放大器的接地相当重要,并经常需要为其设计一个金属屏蔽罩。

  • 2018-12-19
  • 发表了主题帖: PCB设计中BGA走线经验谈

    PCB设计中BGA走线经验谈BGA 是 PCB 上常用的组件,通常 CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等,大多是以 bga 的型式包装,简言之,80﹪的高频信号及特殊信号将会由这类型的 package 内拉出。因此,如何处理 BGA package 的走线,对重要信号会有很大的影响。 通常环绕在 BGA 附近的小零件,依重要性为优先级可分为几类: 1. by pass。 2. clock 终端 RC 电路。 3. damping(以串接电阻、排组型式出现;例如 memory BUS 信号) 4. EMI RC 电路(以 dampin、C、pull height 型式出现;例如 USB 信号)。 5. 其它特殊电路(依不同的 CHIP 所加的特殊电路;例如 CPU 的感温电路)。 6. 40mil 以下小电源电路组(以 C、L、R 等型式出现;此种电路常出现在 AGP CHIP or 含 AGP 功能之 CHIP 附近,透过 R、L 分隔出不同的电源组)。 7. pull low R、C。 8. 一般小电路组(以 R、C、Q、U 等型式出现;无走线要求)。 9. pull height R、RP。 1-6 项的电路通常是 placement 的重点,会排的尽量靠近 BGA,是需要特别处理的。第 7 项电路的重要性次之,但也会排的比较靠近 BGA。8、9 项为一般性的电路,是属于接上既可的信号。 相对于上述 BGA 附近的小零件重要性的优先级来说,在 ROUTING 上的需求如下: 1. by pass => 与 CHIP 同一面时,直接由 CHIP pin 接至 by pass,再由 by pass 拉出打 via 接 plane;与 CHIP 不同面时,可与 BGA 的 VCC、GND pin 共享同一个 via,线长请勿超越 100mil。 2. clock 终端 RC 电路 => 有线宽、线距、线长或包 GND 等需求;走线尽量短,平顺,尽量不跨越 VCC 分隔线。 3. damping => 有线宽、线距、线长及分组走线等需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。 4. EMI RC 电路 => 有线宽、线距、并行走线、包 GND等需求;依客户要求完成。 5. 其它特殊电路 => 有线宽、包 GND 或走线净空等需求;依客户要求完成。 6. 40mil 以下小电源电路组 => 有线宽等需求;尽量以表面层完成,将内层空间完整保留给信号线使用,并尽量避免电源信号在BGA 区上下穿层,造成不必要的干扰。 7. pull low R、C => 无特殊要求;走线平顺。 8. 一般小电路组 => 无特殊要求;走线平顺。 9. pull height R、RP => 无特殊要求;走线平顺。 为了更清楚的说明 BGA 零件走线的处理,将以一系列图标说明如下: http://www.pcbbbs.com/data/attachment/forum/201812/19/164323rw5wb939oaap0b9h.png A. 将 BGA 由中心以十字划分,VIA 分别朝左上、左下、右上、右下方向打;十字可因走线需要做不对称调整。 B. clock 信号有线宽、线距要求,当其 R、C 电路与 CHIP 同一面时请尽量以上图方式处理。 C. USB 信号在 R、C 两端请完全并行走线。 D. by pass 尽量由 CHIP pin 接至 by pass 再进入 plane。无法接到的 by pass请就近下 plane。 E. BGA 组件的信号,外三圈往外拉,并保持原设定线宽、线距;VIA 可在零件实体及 3MM placement 禁置区间调整走线顺序,如果走线没有层面要求,则可以延长而不做限制。内圈往内拉或 VIA 打在 PIN 与 PIN 正中间。另外,BGA 的四个角落请尽量以表面层拉出,以减少角落的 VIA数。 F. BGA 组件的信号,尽量以辐射型态向外拉出;避免在内部回转。 http://www.pcbbbs.com/data/attachment/forum/201812/19/164343oiwo1mr4z1wm1rmp.png F_2 为 BGA 背面 by pass 的放置及走线处理。 By pass 尽量靠近电源 pin。 http://www.pcbbbs.com/data/attachment/forum/201812/19/164406nrrmsiooz236pmmw.png F_3 为 BGA 区的 VIA 在 VCC 层所造成的状况。 THERMAL VCC 信号在 VCC 层的导通状态。 ANTI GND 信号在 VCC 层的隔开状态。 因 BGA 的信号有规则性的引线、打 VIA,使得电源的导通较充足。 http://www.pcbbbs.com/data/attachment/forum/201812/19/164425jgy5zt9l5ytla5l5.png F_4 为 BGA 区的 VIA 在 GND 层所造成的状况。 THERMAL GND 信号在 GND 层的导通状态。 ANTI VCC 信号在 GND 层的隔开状态。 因 BGA 的信号有规则性的引线、打 VIA,使得接地的导通较充足。 http://www.pcbbbs.com/data/attachment/forum/201812/19/164442enmn6qjzz4jbmgmz.png F_5 为 BGA 区的 Placement 及走线建议图,以上所做的 BGA 走线建议,其作用在于: 1. 有规则的引线有益于特殊信号的处理,使得除表层外,其余走线层皆可以所要求的线宽、线距完成。 2. BGA 内部的 VCC、GND 会因此而有较佳的导通性。 3. BGA 中心的十字划分线可用于;当 BGA 内部电源一种以上且不易于 VCC 层切割时,可于走线层处理(40~80MIL),至电源供应端。或 BGA 本身的 CLOCK、或其它有较大线宽、线距信号顺向走线。 4. 良好的BGA走线及placement,可使BGA自身信号的干扰降至最低。

  • 2018-12-15
  • 发表了主题帖: 如何使用AD18快速给PCB增加3D效果图?

    如何使用AD18快速给PCB增加3D效果图?Altium Designer的3D器件效果,可以说是目前EDA软件里做的最好的。 给PCB增加3D效果的好处,主要有这2个优点: 1. 不用做PCB实物,就可以基本看到接近实物的显示效果; 2. 可以用来验证器件的封装问题、摆放方式问题、甚至更高级的可以配合外壳图进行1:1 测试,是否存在结构上的问题。 看下面这两个图(左边是普通的效果图,右边是增加部分器件的3D后的效果图): http://www.pcbbbs.com/data/attachment/forum/201812/15/134820wmqdazernwx9wrrs.png AD18快速给PCB增加3D效果图的方法: 第一步: 自己设计3D器件图文件或下载现有的3D器件图文件。 前者,难点较大,需要有机械绘图功底,但可以做出自己需要的3D效果、最灵活!目前可以设计3D图的软件有:SOLIDWORKS 、CATIA、DraftSight、Pro/ENGINEER、eDrawings、以及 AutoCAD。 后者,则简单多了。直接去这个全球最大的3D器件库区下载现成的3D库。该库由著名的机械软件公司AutoCAD维护和经营。下载的时候,需要注册,下载和注册都是免费的。该3D网址是: 下载的时候,记得下载这个 “*.step”格式的,如下图所示。 http://www.pcbbbs.com/data/attachment/forum/201812/15/134840dmrcrym66jnkzker.png 第二步:拿到3D器件图文件后,导入该库。 下面以导入QFN20 这个3D器件图为例:首先,选中“QFN20这个器件”;接着,执行菜单栏中的“Place --> 3D Body”或执行快捷按钮。再接着,分别按下图的①②③步骤进行设置即可。 http://www.pcbbbs.com/data/attachment/forum/201812/15/134857fqesc4w9qetatwht.png 最后,用这个3D封装图更新PCB源图,在PCB源图中按数字键“3”,即可以看到PCB的3D效果图! http://www.pcbbbs.com/data/attachment/forum/201812/15/134913yf5e5r0cjdmmzouf.png 好啦,今天的知识就分享到这里,凡亿PCB将持续为你带来更多精彩的PCB设计专业知识。

  • 2018-12-14
  • 发表了主题帖: Mark点设计规范

    Mark点设计规范Mark点也叫基准点,为装配工艺中的所有步骤提供共同的可地定位电路图案。因此,Mark点对SMT生产至关重要。一、MARK点作用及类别MARK点分类:1、单板MARK,其作用为单块板上定位所有电路特征的位置,必不可少; 2、拼板MARK,其作用拼板上辅助定位所有电路特征的位置,辅助定位; 3、局部MARK,其作用定位单个元件的基准点标记,以提高贴装精度(QFP、CSP、BGA等重要元件必须有局部MARK),必不可少;附上示意图如图一http://www.pcbbbs.com/data/attachment/forum/201812/14/135627oc2mlhjmcpjsllpj.png   图一图二,是完整的MARK点组成http://www.pcbbbs.com/data/attachment/forum/201812/14/135655y22yj077z9p5pw8p.png图二二、MARK点设计规范所有SMT来板必须有Mark点,且Mark点的相关SPEC如下:1、形状· 要求Mark点标记为实心圆;2、组成· 一个完整的MARK点包括:标记点(或特征点)和空旷区域。如图二; 3、位置· Mark点位于电路板或组合板上的对角线相对位置且尽可能地距离分开。最好分布在最长对角线位置;· 为保证贴装精度的要求,SMT要求:Jan-01-06起在SMT试跑的所有机种(包括衍生机种),每1pcsPCB板内必须至少有一对符合设计要求的可供SMT机器识别的MARK点,即必须有单MARK(单板和拼板时,板内MARK位置如右图所示)。拼板MARK或组合MARK只起辅助定位的作用· 拼板时,每一单板的MARK点相对位置必须一样。不能因为任何原因而挪动拼板中任一单板上MARK点的位置,而导致各单板MARK点位置不对称;· PCB板上所有MARK点只有满足:在同一对角线上且成对出现的两个MARK,方才有效。因此MARK点都必须成对出现,才能使用。具体可以参见图三:http://www.pcbbbs.com/data/attachment/forum/201812/14/135739avhyg2gmt45a7mt7.png图三4、尺寸· Mark点标记最小的直径为1.0mm[0.040\"],最大直径是3.0mm [0.120\"]。Mark点标记在同一块印制板上尺寸变化不能超过25 微米[0.001\"];· 特别强调:同一板号PCB上所有Mark点的大小必须一致(包括不同厂家生产的同一板号的PCB);· 建议RD-layout将所有图档的Mark点标记直径统一为1.0mm;具体可以参见图四:http://www.pcbbbs.com/data/attachment/forum/201812/14/135756tk7khkybbkkcacff.png图四5、边缘距离· Mark点(边缘)距离印制板边缘必须≥5.0mm[0.200\"](机器夹持PCB最小间距要求),且必须在PCB板内而非在板边,并满足最小的Mark点空旷度要求。强调:所指为MARK点边缘距板边距离≥5.0mm[0.200\"],而非MARK点中心。具体可以参见图五http://www.pcbbbs.com/data/attachment/forum/201812/14/135818y3dwc2sl55ss3rlc.png图五6、空旷度要求· 在Mark点标记周围,必须有一块没有其它电路特征或标记的空旷面积。空旷区圆半径r≥2R, R为MARK点半径,r达到3R时,机器识别效果更好。常有发现MARK点空旷区为字符层所遮挡或为V-CUT所切割,造成SMT机器无法识别。具体可以参见图六http://www.pcbbbs.com/data/attachment/forum/201812/14/135837n1hjzh9wjkjpzh99.png图六7、材料· Mark点标记可以是裸铜、清澈的防氧化涂层保护的裸铜、镀镍或镀锡、或焊锡涂层。如果使用阻焊(soldermask),不应该覆盖Mark点或其空旷区域 8、平整度· Mark点标记的表面平整度应该在15 微米[0.0006\"]之内。 9、对比度· 当Mark点标记与印制板的基质材料之间出现高对比度时可达到最佳的性能。· 对于所有Mark点的内层背景必须相同。

  • 2018-12-13
  • 发表了主题帖: 如何将 PADS 的库文件导入 Mentor Expedition?

    如何将 PADS 的库文件导入 Mentor Expedition? 1、PADS 创建 PCB 封装时,焊盘要加入 Solder Mask 信息 http://www.pcbbbs.com/data/attachment/forum/201812/13/143600j3wpxaqtt7h2133n.png 2、打开 ppcb2hkp.exe http://www.pcbbbs.com/data/attachment/forum/201812/13/143628st6dedlcwl6clz0c.png http://www.pcbbbs.com/data/attachment/forum/201812/13/143649p78fupr7pjfqpz7q.png 3、按下图操作 http://www.pcbbbs.com/data/attachment/forum/201812/13/143712wewp8ceywi4twwwy.png 4、转换后有三个文件: http://www.pcbbbs.com/data/attachment/forum/201812/13/143748pewli4qw5n92h5z2.png 5、打开 Library Manager http://www.pcbbbs.com/data/attachment/forum/201812/13/143816ktii33jrli71qqja.png 6、新建一个 libray http://www.pcbbbs.com/data/attachment/forum/201812/13/143842ko5fzelworoirwwo.png http://www.pcbbbs.com/data/attachment/forum/201812/13/143904ow92z0sxoznw3ddx.png 7、设置中心库分区 http://www.pcbbbs.com/data/attachment/forum/201812/13/143936sk1d45keefnwt5g6.png http://www.pcbbbs.com/data/attachment/forum/201812/13/144002b1401d4o4qodetod.png 8、执行 Library Services http://www.pcbbbs.com/data/attachment/forum/201812/13/144038um4zislsm6psm891.png 9、选择 Padstacks 对话框,加载后 apply http://www.pcbbbs.com/data/attachment/forum/201812/13/144103alrla2e926ha29nc.png 10、选择 Cells 对话框,加载后 apply http://www.pcbbbs.com/data/attachment/forum/201812/13/144125ab6pqp6uncxqqul6.png[size=0.83em]周三13.png (85.67 KB, 下载次数: 0)下载附件  [url=]保存到相册[/url][color=rgb(153, 153, 153) !important]2 分钟前 上传 11、再导出padstacks 和cells.hkp 文件

  • 2018-12-12
  • 发表了主题帖: Altium designer 的PCB连线是否漏线检测

    Altium designer 的PCB连线是否漏线检测1:打开 PCB,单击 Report——》Board Information…如下图https://www.pcbbar.com/data/attachment/forum/201812/10/175245p5r8r9tthie5ser9.png2:然后出现如下对话框,再单击下面的“Report”按钮,如下图https://www.pcbbar.com/data/attachment/forum/201812/10/175246plzw1fd6wlja746d.png3:单击后将出现下一个对话框,如下图https://www.pcbbar.com/data/attachment/forum/201812/10/175246kzftiuxrll4pu9rx.png 勾选“Routing Information”然后单击“Report”按钮,片刻将显示出布线的分析结果,如下图,图中显示有一根线未连接。https://www.pcbbar.com/data/attachment/forum/201812/10/175246ml3litl3xhthhlk4.png4:返回 PCB 界面,单击键盘上的“L”键,将顶层和底层,顶层丝印层和底层丝印层后的勾去掉,隐藏这四个层,单击“OK”返回 PCB 窗口,如下图https://www.pcbbar.com/data/attachment/forum/201812/10/175247xw0zcteoboec0x6c.png在 PCB 窗口中将显示出一条飞线,下图红圈处所示。https://www.pcbbar.com/data/attachment/forum/201812/10/175247zi0u0s0ctm72rm7f.png至此完成 PCB 漏线检查,避免了由于丝印层和网格引起的飞线被遮盖的漏布线问题。

  • 2018-12-11
  • 发表了主题帖: Altium Designed如何设置铜皮到板框的距离

    Altium Designed如何设置铜皮到板框的距离最近很多朋友在群中提问,如何设置铜皮到板框的距离,下面就来分享下一些小技巧,希望能给大家一些帮助。我使用的的AD9.4版本,但规则这一类的办法基本是通用的,所以就用9.4版本给大家演示。 方法一:建立相关的规则进行约束。 1. 快捷键DR,进入规则设置界面,.新建间距规则 并更改名字。https://www.pcbbar.com/data/attachment/forum/201812/05/140215bc22yac4bwb4xwab.png2. 点击上面的“where the first object matches”框下面的高级旁边,点“Query Builder...”https://www.pcbbar.com/data/attachment/forum/201812/05/140215m799hp7fdppdpgf9.png3. 新窗口左边的“Condition Tuoe / 0Derator”点中出现的下拉框选择“object kind is”, 在右边的“条件值”选择“poly”然后确定https://www.pcbbar.com/data/attachment/forum/201812/05/140215ag1wno9iwcnaw5tk.png4. 设置框右边出现“Ispolygon”,将其改为“Inpolygon”,即第二个字母s改为n。https://www.pcbbar.com/data/attachment/forum/201812/05/140216wyalkxemjkmylkkx.png注:3,4 步可以直接输入代码:inpolygon 5. 在下面对应的设置栏选‘layer’,选择‘Keep-Out Layer’https://www.pcbbar.com/data/attachment/forum/201812/05/140216vuhpnbpx9naoqkx4.png6. 设置好你需要的间距,并调好优先级。https://www.pcbbar.com/data/attachment/forum/201812/05/140216j9omzmyx5g9fco1g.png 方法二:不用规则去约束铜箔到板边的距离,做法通常是将边框拷贝到keepout层,如果要铜箔到板边大于20mil,就将边框线宽度改为40mil左右即可·~以此类推。。(建议18及其以上的版本,低版本则需把板框线勾选keepout,容易与后期的导出gerber文件时出差错,导致gerber文件没板框)此方法是懒人方法,建议大家多使用第一种,牢靠些。。 以上就是我给大家介绍的两种方法,希望可以帮助到大家。

  • 2018-12-10
  • 发表了主题帖: 收集的一些高速信号走线规则

    此内容由EEWORLD论坛网友大傻子哈哈哈原创,如需转载或用于商业用途需征得作者同意并注明出处 随着信号上升沿时间的减小,信号频率的提高,电子产品的EMI问题,也来越受到电子工程师的重视。高速pcb设计的成功,对EMI的贡献越来越受到重视,几乎60%的EMI问题可以通过高速PCB来控制解决。规则一:高速信号走线屏蔽规则https://www.pcbbar.com/data/attachment/forum/201812/01/165355xweggcwg80med8gk.png如上图所示:在高速的PCB设计中,时钟等关键的高速信号线,走需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都是会造成EMI的泄漏。 建议屏蔽线,每1000mil,打孔接地。规则二:高速信号的走线闭环规则由于PCB板的密度越来越高,很多PCB layout工程师在走线的过程中,很容易出现这种失误,如下图所示https://www.pcbbar.com/data/attachment/forum/201812/01/165356fbqi5zyveyohk5nk.png时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加EMI的辐射强度。规则三:高速信号的走线开环规则规则二提到高速信号的闭环会造成EMI辐射,同样的开环同样会造成EMI辐射,如下图所示:https://www.pcbbar.com/data/attachment/forum/201812/01/165357u1zqlmlj0em8yjll.png时钟信号等高速信号网络,在多层的PCB走线的时候产生了开环的结果,这样的开环结果将产生线形天线,增加EMI的辐射强度。在设计中我们也要避免。规则四:高速信号的特性阻抗连续规则高速信号,在层与层之间切换的时候必须保证特性阻抗的连续,否则会增加EMI的辐射,如下图:https://www.pcbbar.com/data/attachment/forum/201812/01/165400qfhf4hbfp988fxnp.png也就是:同层的布线的宽度必须连续,不同层的走线阻抗必须连续。规则五:高速PCB设计的布线方向规则相邻两层间的走线必须遵循垂直走线的原则,否则会造成线间的串扰,增加EMI辐射,如下图:https://www.pcbbar.com/data/attachment/forum/201812/01/165401lh9zmw1jbyj1jsww.png相邻的布线层遵循横平竖垂的布线方向,垂直的布线可以抑制线间的串扰。规则六:高速PCB设计中的拓扑结构规则在高速PCB设计中有两个最为重要的内容,就是线路板特性阻抗的控制和多负载情况下的拓扑结构的设计。在高速的情况下,可以说拓扑结构的是否合理直接决定,产品的成功还是失败。https://www.pcbbar.com/data/attachment/forum/201812/01/165402a000imieclsip9le.png如上图所示,就是我们经常用到的菊花链式拓扑结构。这种拓扑结构一般用于几Mhz的情况下为益。高速的拓扑结构我们建议使用后端的星形对称结构。规则七:走线长度的谐振规则https://www.pcbbar.com/data/attachment/forum/201812/01/165403a987q8dlssjdmdj0.png检查信号线的长度和信号的频率是否构成谐振,即当布线长度为信号波长1/4的时候的整数倍时,此布线将产生谐振,而谐振就会辐射电磁波,产生干扰。规则八:回流路径规则https://www.pcbbar.com/data/attachment/forum/201812/01/165403pa0rarerkemkzaa9.png所有的高速信号必须有良好的回流路径。近可能的保证时钟等高速信号的回流路径最小。否则会极大的增加辐射,并且辐射的大小和信号路径和回流路径所包围的面积成正比。规则九:器件的退耦电容摆放规则https://www.pcbbar.com/data/attachment/forum/201812/01/165404fiesrrpe5p5xfk00.png退耦电容的摆放的位置非常的重要。不合理的摆放位置,是根本起不到退耦的效果。退耦电容的摆放的原则是:靠近电源的管脚,并且电容的电源走线和地线所包围的面积最小。

  • 2018-12-06
  • 发表了主题帖: PCB布线绝招,一般人我不告诉他!

    PCB又被称为印刷电路板(Printed Circuit Board),它可以实现电子元器件间的线路连接和功能实现,也是电源电路设计中重要的组成部分。今天就将以本文来介绍PCB板布局布线的基本规则。 一、元件布局基本规则1. 按电路模块进行布局,实现同一功能的相关电路称为一个模块,电路模块中的元件应采用就近集中原则,同时数字电路和模拟电路分开; 2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件,螺钉等安装孔周围3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件; 3. 卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔,以免波峰焊后过孔与元件壳体短路; 4. 元器件的外侧距板边的距离为5mm; 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm; 6. 金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰,不能紧贴印制线、焊盘,其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm; 7. 发热元件不能紧邻导线和热敏元件;高热器件要均衡分布; 8. 电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间,以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔; 9. 其它元器件的布置: 所有IC元件单边对齐,有极性元件极性标示明确,同一印制板上极性标示不得多于两个方向,出现两个方向时,两个方向互相垂直; 10、板面布线应疏密得当,当疏密差别太大时应以网状铜箔填充,网格大于8mil(或0.2mm);    11、贴片焊盘上不能有通孔,以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过;    12、贴片单边对齐,字符方向一致,封装方向一致;    13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则1、画定布线区域距PCB板边≤1mm的区域内,以及安装孔周围1mm内,禁止布线;    2、电源线尽可能的宽,不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil(或8mil);线间距不低于10mil;    3、正常过孔不低于30mil; 4、双列直插:焊盘60mil,孔径40mil; 1/4W电阻:51*55mil(0805表贴);直插时焊盘62mil,孔径42mil; 无极电容:51*55mil(0805表贴);直插时焊盘50mil,孔径28mil; 5、注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性? 在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性? 1、下面的一些系统要特别注意抗电磁干扰: (1) 微控制器时钟频率特别高,总线周期特别快的系统。 (2) 系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。 (3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。 https://mmbiz.qpic.cn/mmbiz_jpg/0XNZ7ic45qU6IexfickOEv0L85EibMfAsOuEQbN93VbQpoJ6pfic2Mzoxicrvgcuianysv4gc51SOtd0CydFjXlM4dXQ/640?wx_fmt=jpeg 2、为增加系统的抗电磁干扰能力采取如下措施: (1) 选用频率低的微控制器: 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 (2) 减小信号传输中的畸变 微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系统噪声。当Tpd》Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等问题。 信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间。 在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在4~20ns之间。也就是说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。而且过孔数目也应尽量少,最好不多于2个。 当信号的上升时间快于信号延迟时间,就要按照快电子学处理。此时要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td》Trd的情况,印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印刷线路板设计的一个规则: 信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间。 (3) 减小信号线间的交互干扰: A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点,由于A点信号的向前传输,到达B点后的信号反射和AB线的延迟,Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点,由于AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时间的两倍,即2Td的正脉冲信号。这就是信号间的交互干扰。干扰信号的强度与C点信号的di/at有关,与线间距离有关。当两信号线不是很长时,AB上看到的实际是两个脉冲的迭加。 CMOS工艺制造的微控制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号,这种干扰就变为不能容忍。如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交*干扰就会变小。原因是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。若AB线为一模拟信号,要避免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地,在有引结的一面引线左右两侧布以地线。 (4) 减小来自电源的噪声 电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。电路中微控制器的复位线,中断线,以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。 (5) 注意印刷线板与元器件的高频特性 在高频情况下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略,电感的分布电容不可忽略。电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。 印刷线路板的过孔大约引起0.6pf的电容。 一个集成电路本身的封装材料引入2~6pf电容。 https://mmbiz.qpic.cn/mmbiz_jpg/nyJUhrkzoHBd206NazSLAUanbuficXHRI61EicSjlwPWZzPOGP6icwNMYkY6ddawIho3xkzTCljMvhKkDDt7IDryw/640?wx_fmt=jpeg 一个线路板上的接插件,有520nH的分布电感。一个双列直扦的24引脚集成电路扦座,引入4~18nH的分布电感。 这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统必须予以特别注意。 (6) 元件布置要合理分区 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。 G 处理好接地线 印刷电路板上,电源线和地线最重要。克服电磁干扰,最主要的手段就是接地。 对于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时,通常采用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆,一端接地为好。 对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。 (7) 用好去耦电容。 好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。 1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。 每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。 去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。 3、降低噪声与电磁干扰的一些经验。 (1) 能用低速芯片就不用高速的,高速芯片用在关键地方。 (2) 可用串一个电阻的办法,降低控制电路上下沿跳变速率。 (3) 尽量为继电器等提供某种形式的阻尼。 (4) 使用满足系统要求的最低频率时钟。 (5) 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。 (6) 用地线将时钟区圈起来,时钟线尽量短。 (7) I/O驱动电路尽量*近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。 (8) MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。 (9) 闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。 (11) 印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。 (12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。 (13) 时钟、总线、片选信号要远离I/O线和接插件。 (14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。 (15) 对A/D类器件,数字部分与模拟部分宁可统一下也不要交*。 (16) 时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。 (17) 元件引脚尽量短,去耦电容引脚尽量短。 (18) 关键的线要尽量粗,并在两边加上保护地。高速线要短要直。 (19) 对噪声敏感的线不要与大电流,高速开关线平行。 (20) 石英晶体下面以及对噪声敏感的器件下面不要走线。 (21) 弱信号电路,低频电路周围不要形成电流环路。 (22) 任何信号都不要形成环路,如不可避免,让环路区尽量小。 (23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 (24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。

  • 2018-12-04
  • 发表了主题帖: PCB设计中,掌握各层的含义才是最基础的,你都ok吗?

    http://www.pcbbbs.com/data/attachment/forum/201812/04/110213q887t3ztuaad83as.png 阻焊层:solder mask,是指板子上要上绿油的部分;因为它是负片输出,所以实际上有solder mask的部分实际效果并不上绿油,而是镀锡,呈银白色! 助焊层:paste mask,是机器贴片时要用的,是对应所有贴片元件的焊盘的,大小与toplayer/bottomlayer层一样,是用来开钢网漏锡用的。 要点:两个层都是上锡焊接用的,并不是指一个上锡,一个上绿油;那么有没有一个层是指上绿油的层,只要某个区域上有该层,就表示这区域是上绝缘绿油的呢? 答:暂时我还没遇见有这样一个层!我们画的PCB板,上面的焊盘默认情况下都有solder层,所以制作成的PCB板上焊盘部分是上了银白色的焊锡的,没有上绿油这不奇怪;但是我们画的PCB板上走线部分,仅仅只有toplayer或者bottomlayer层,并没有solder层,但制成的PCB板上走线部分都上了一层绿油。 疑问:“solder层相对应的铜皮层有铜才会镀锡或镀金”这句话是否正确? 答:这句话是一个工作在生产PCB厂的人说的,他的意思就是说:要想使画在solder层的部分制作出来的效果是镀锡,那么对应的solder层部分要有铜皮(即:与solder层对应的区域要有toplayer或bottomlayer层的部分)!现在:我得出一个结论::“solder层相对应的铜皮层有铜才会镀锡或镀金”这句话是正确的!solder层表示的是不覆盖绿油的区域!mechanical,机械层keepout layer禁止布线层top overlay顶层丝印层bottom overlay底层丝印层top paste,顶层焊盘层bottom paste底层焊盘层top solder顶层阻焊层bottom solder底层阻焊层drill guide,过孔引导层drill drawing过孔钻孔层multilayer多层机械层是定义整个PCB板的外观的,其实我们在说机械层的时候就是指整个PCB板的外形结构。禁止布线层是定义我们在布电气特性的铜时的边界,也就是说我们先定义了禁止布线层后,我们在以后的布过程中,所布的具有电气特性的线是不可能超出禁止布线层的边界.topoverlay和bottomoverlay是定义顶层和底的丝印字符,就是一般我们在PCB板上看到的元件编号和一些字符。 toppaste和bottompaste是顶层底层焊盘层,它就是指我们可以看到的露在外面的铜铂,(比如我们在顶层布线层画了一根导线,这根导线我们在PCB上所看到的只是一根线而已,它是被整个绿油盖住的,但是我们在这根线的位置上的toppaste层上画一个方形,或一个点,所打出来的板上这个方形和这个点就没有绿油了,而是铜铂。 top solder和bottomsolder这两个层刚刚和前面两个层相反,可以这样说,这两个层就是要盖绿油的层,multilayer这个层实际上就和机械层差不多了,顾名恩义,这个层就是指PCB板的所有层。 top solder和bottomsolder这两个层刚刚和前面两个层相反,可以这样说,这两个层就是要盖绿油的层; 因为它是负片输出,所以实际上有solder mask的部分实际效果并不上绿油,而是镀锡,呈银白色! 1 Signal layer(信号层)信号层主要用于布置电路板上的导线。Protel 99 SE提供了32个信号层,包括Top layer(顶层),Bottom layer(底层)和30个MidLayer(中间层)。 2 Internal plane layer(内部电源/接地层)Protel 99 SE提供了16个内部电源层/接地层.该类型的层仅用于多层板,主要用于布置电源线和接地线.我们称双层板,四层板,六层板,一般指信号层和内部电源/接地层的数目。 3 Mechanical layer(机械层)Protel 99 SE提供了16个机械层,它一般用于设置电路板的外形尺寸,数据标记,对齐标记,装配说明以及其它的机械信息。这些信息因设计公司或PCB制造厂家的要求而有所不同。执行菜单命令Design|MechanicalLayer能为电路板设置更多的机械层。另外,机械层可以附加在其它层上一起输出显示。 4 Solder mask layer(阻焊层)在焊盘以外的各部位涂覆一层涂料,如防焊漆,用于阻止这些部位上锡。阻焊层用于在设计过程中匹配焊盘,是自动产生的。Protel 99 SE提供了Top Solder(顶层)和Bottom Solder(底层)两个阻焊层。 5 Paste mask layer(锡膏防护层,SMD贴片层)它和阻焊层的作用相似,不同的是在机器焊接时对应的表面粘贴式元件的焊盘。Protel99 SE提供了Top Paste(顶层)和Bottom Paste(底层)两个锡膏防护层。 主要针对PCB板上的SMD元件。如果板全部放置的是Dip(通孔)元件,这一层就不用输出Gerber文件了。在将SMD元件贴PCB板上以前,必须在每一个SMD焊盘上先涂上锡膏,在涂锡用的钢网就一定需要这个Paste Mask文件,菲林胶片才可以加工出来。 Paste Mask层的Gerber输出最重要的一点要清楚,即这个层主要针对SMD元件,同时将这个层与上面介绍的Solder Mask作一比较,弄清两者的不同作用,因为从菲林胶片图中看这两个胶片图很相似。 6 Keep out layer(禁止布线层)用于定义在电路板上能够有效放置元件和布线的区域。在该层绘制一个封闭区域作为布线有效区,在该区域外是不能自动布局和布线的。 7 Silkscreen layer(丝印层)丝印层主要用于放置印制信息,如元件的轮廓和标注,各种注释字符等。Protel 99 SE提供了Top Overlay和Bottom Overlay两个丝印层。一般,各种标注字符都在顶层丝印层,底层丝印层可关闭。 8 Multi layer(多层)电路板上焊盘和穿透式过孔要穿透整个电路板,与不同的导电图形层建立电气连接关系,因此系统专门设置了一个抽象的层—多层。一般,焊盘与过孔都要设置在多层上,如果关闭此层,焊盘与过孔就无法显示出来。 9 Drill layer(钻孔层)钻孔层提供电路板制造过程中的钻孔信息(如焊盘,过孔就需要钻孔)。Protel 99 SE提供了Drillgride(钻孔指示图)和Drill drawing(钻孔图)两个钻孔层。 阻焊层和助焊层的区分 阻焊层:solder mask,是指板子上要上绿油的部分;因为它是负片输出,所以实际上有solder mask的部分实际效果并不上绿油,而是镀锡,呈银白色! 助焊层:paste mask,是机器贴片时要用的,是对应所有贴片元件的焊盘的,大小与toplayer/bottomlayer层一样,是用来开钢网漏锡用的。 要点:两个层都是上锡焊接用的,并不是指一个上锡,一个上绿油;那么有没有一个层是指上绿油的层,只要某个区域上有该层,就表示这区域是上绝缘绿油的呢? 答:暂时我还没遇见有这样一个层!我们画的PCB板,上面的焊盘默认情况下都有solder层,所以制作成的PCB板上焊盘部分是上了银白色的焊锡的,没有上绿油这不奇怪;但是我们画的PCB板上走线部分,仅仅只有toplayer或者bottomlayer层,并没有solder层,但制成的PCB板上走线部分都上了一层绿油。 那可以这样理解:1、阻焊层的意思是在整片阻焊的绿油上开窗,目的是允许焊接!2、默认情况下,没有阻焊层的区域都要上绿油!3、paste mask层用于贴片封装!SMT封装用到了:top layer层,top solder层,top paste层,且top layer和top paste一样大小,topsolder比它们大一圈。DIP封装仅用到了:topsolder和multilayer层(经过一番分解,我发现multilayer层其实就是toplayer,bottomlayer,topsolder,bottomsolder层大小重叠),且topsolder/bottomsolder比toplayer/bottomlayer大一圈。

  • 2018-12-03
  • 发表了主题帖: 一文详解Via孔的作用及原理

    http://www.pcbbbs.com/data/attachment/forum/201812/03/171823s4x8ggutgcgq8y8p.png 如图所示在走线的 Via 孔附近加接地 Via 孔的作用及原理是什么?pcb 板的过孔,按其作用分类,可以分为以下几种:1、信号过孔 (过孔结构要求对信号影响最小)2、电源、地过孔 (过孔结构要求过孔的分布电感最小)3、散热过孔 (过孔结构要求过孔的热阻最小)上面所说的过孔属于接地类型的过孔,在走线的 Via 孔附近加接地 Via 孔的作用是给信号提供一个最短的回流路径。注意:信号在换层的过孔,就是一个阻抗的不连续点,信号的回流路径将从这里断开,为了减小信号的回流路径所包围的面积,必须在信号过孔的周围打一些地过孔提供最短的信号回流路径,减小信号的 emi 辐射。这种辐射随之信号频率的提高而明显增加。 下面是两张信号的回流图: 图一: http://www.pcbbbs.com/data/attachment/forum/201812/03/171844cr42ig6jdhq3rd9n.png 图二: http://www.pcbbbs.com/data/attachment/forum/201812/03/171901qydf9svossfsxv6x.png 上面所提的问题,就是图二所示的情况了 在哪些情况下应该多打地孔? 有一种说法:多打地孔,会破坏地层的连续和完整。效果反而适得其反。首先,如果多打过孔,造成了电源层、地层的连续和完整,这种情况使用坚决避免的。这些过孔将影响到电源完整性,从而导致信号完整性问题,危害很大。 打地孔,通常发生在如下的三种情况:1、打地孔用于散热;2、打地孔用于连接多层板的地层;3、打地孔用于高速信号的换层的过孔的位置。但所有的这些情况,应该是在保证电源完整性的情况下进行的。 那就是说,只要控制好地孔的间隔,多打地孔是允许的吗?在五分之一的波长为间隔打地孔没有问题吗?假如我为了保证多层板的地的连接,多打地孔,虽然没有隔断,那会不会影响地层和电源层的完整呢? 答:如果电源层和地层的铜皮没有被隔断影响是不大。在目前的电子产品中,一般 EMI 的测试范围最高为 1Ghz。那么 1Ghz 信号的波长为 30cm,1Ghz 信号 1/4 波长为 7.5cm=2952mil。也即过孔的间隔如果能够小于 2952mil 的间隔打,就可以很好的满足地层的连接,起到良好的屏蔽作用。一般我们推荐每 1000mil 打地过孔就足够了。

  • 2018-12-01
  • 发表了主题帖: Via孔的作用及原理

    https://www.pcbbar.com/data/attachment/forum/201811/28/172604zluzuaduu9qh1mf3.png 如图所示在走线的 Via 孔附近加接地 Via 孔的作用及原理是什么? pcb 板的过孔,按其作用分类,可以分为以下几种: 1、信号过孔 (过孔结构要求对信号影响最小) 2、电源、地过孔 (过孔结构要求过孔的分布电感最小) 3、散热过孔 (过孔结构要求过孔的热阻最小) 上面所说的过孔属于接地类型的过孔,在走线的 Via 孔附近加接地 Via 孔的作用是给信号提供一个最短的回流路径。注意:信号在换层的过孔,就是一个阻抗的不连续点,信号的回流路径将从这里断开,为了减小信号的回流路径所包围的面积,必须在信号过孔的周围打一些地过孔提供最短的信号回流路径,减小信号的 emi 辐射。这种辐射随之信号频率的提高而明显增加。下面是两张信号的回流图:图一:https://www.pcbbar.com/data/attachment/forum/201811/28/172604g5zxmpwx26bmhh57.png图二:https://www.pcbbar.com/data/attachment/forum/201811/28/172605noz955n0at0oa7m6.png 上面所提的问题,就是图二所示的情况了在哪些情况下应该多打地孔?有一种说法:多打地孔,会破坏地层的连续和完整。效果反而适得其反。首先,如果多打过孔,造成了电源层、地层的连续和完整,这种情况使用坚决避免的。这些过孔将影响到电源完整性,从而导致信号完整性问题,危害很大。打地孔,通常发生在如下的三种情况:1、打地孔用于散热;2、打地孔用于连接多层板的地层;3、打地孔用于高速信号的换层的过孔的位置。 但所有的这些情况,应该是在保证电源完整性的情况下进行的。那就是说,只要控制好地孔的间隔,多打地孔是允许的吗?在五分之一的波长为间隔打地孔没有问题吗?假如我为了保证多层板的地的连接,多打地孔,虽然没有隔断,那会不会影响地层和电源层的完整呢?答:如果电源层和地层的铜皮没有被隔断影响是不大。在目前的电子产品中,一般 EMI 的测试范围最高为 1Ghz。那么 1Ghz 信号的波长为 30cm,1Ghz 信号 1/4 波长为 7.5cm=2952mil。也即过孔的间隔如果能够小于 2952mil 的间隔打,就可以很好的满足地层的连接,起到良好的屏蔽作用。一般我们推荐每 1000mil 打地过孔就足够了。

  • 2018-11-30
  • 发表了主题帖: 如何利用模板生成PCB文件?

    利用模板用户可以快速生成一个包含既定信息的 PCB 文件,这些即定信息主要包括板的尺寸大小、板层设置、格点设置以及标题栏设置等。用户可以将常用的 PCB 文件格式保存为模板文件,这样进行新的 PCB 设计时就可以直接调用这些模板文件,从而加快 PCB 设计的进程。调用系统自带的模板。1. 打开 Files 面板,然后单击 New from template 栏中的 PCB Templates 选项即可进入软件自带的很多 PCB 模板文件。https://www.pcbbar.com/data/attachment/forum/201811/27/172325jpfsd0upvenpd2vx.png2. 选择所需的模板文件,然后单击打开,便可生成一个 PCB 文件,如下图。https://www.pcbbar.com/data/attachment/forum/201811/27/172325ald930ajs7lnl7sk.png手动建立 PCB 图纸1.电路图图纸的设置file-new-pcb 生成一个新的 PCB 文件,其缺省的图纸是不可见的,单击 Design-Board Options菜单项即可打开如下所示的对话框,然后选中 Display Sheet 复选框即可在当前的工作窗口中显示图纸信息。https://www.pcbbar.com/data/attachment/forum/201811/27/172325k5feqysckhkiicc5.png 用户可以在 sheet position 栏中对图纸的其他信息进行设置。a. X 文本框:设置图纸原点在 X 轴上的位置。b. Y 文本框:设置图纸原点在 Y 轴上的位置。c. Width 文本框:设置图纸的宽度。d. Height 文本框:设置图纸的高度。e. Lock sheet primitives 复选框:该复选框常用于 PCB 图纸模板文件的导入。选中该复选框,导入模板文件某一个“Mechanical Layer”上的图纸信息将被锁定到 PCB 图纸上。图纸信息的进一步设置2. 打开一个 PCB 模板,用鼠标拉出一个框,框住你想要的图纸信息,后选择 Edit-Copy 菜单项,这时鼠标将变成十字形状,单击进行复制操作。3. 切换到要添加图纸的 PCB 文件中,设置合适的图纸大小,然后单击 Edit –paste 菜单进行粘贴操作,此时鼠标变成十字光标,选择合适位置放置。 https://www.pcbbar.com/data/attachment/forum/201811/27/172326srwqeof7gvsuw7gt.png 4. 接着用户需要设置标题栏与图纸之间的连接关系。单击 Design-Board Layer&Colors 菜单项,弹出如下对话框,在右上角的 Mechanical16 层上依次选中 show Enable 和 Linked To Sheet复选框,点击 OK 即可。https://www.pcbbar.com/data/attachment/forum/201811/27/172326do0g02ac8048agqk.png5. 完成后的效果。图中标题栏的各项信息用户可以进行修改,双击任意一个对象即可打开其属性编辑对话框。当然用户也可以复制 PCB 模板文件中的所有图纸信息,包括图纸的标题栏、边框以及大小等。用户也可以将常用的图纸信息保存模板文件,以方便以后所进行的 PCB 设计,从而加快设计的进程。https://www.pcbbar.com/data/attachment/forum/201811/27/172326zpqnnq69lnlq6plf.png

TA暂时无记录哦~

最近访客

< 1/1 >

统计信息

已有24人来访过

  • 芯币:146
  • 好友:--
  • 主题:38
  • 回复:0
  • 课时:--
  • 资源:--

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言