trueleven

个性签名:请修改签名 ^_^

  • 2019-01-16
  • 发表了主题帖: 反射内存卡编程

    反射内存卡编程基本 RFM5565 反射内存写入和读取操作需要很少或根本不需要编程知识。反射内存板上电后进入功能模式。用户将需要访问 PCI配置寄存器(基址寄存器 0,1,2 和 3)获取系统 BIOS 分配寄存器组和反射内存的基址。反射内存的寄存器组的基址和内存地址可以比较随意,。对于超出了基本的设置,如启用或禁用中断或 DMA 周期的操作,用户必须知道三个寄存器组内具体寄存器分配,本章提供的这些信息。这三个寄存器组如下:PCI 配置寄存器本地配置寄存器反射内存控制和状态寄存器PCI  配置寄存器PCI 配置寄存器位于 256 字节的 PCI 配置空间,它遵循 PCI 规范V2.2 定义的模板。第一个 64 字节的 PCI 配置空间完全由预定的标头组成的。在该区域中,每个设备只实现必要和相关的寄存器。然而,所有的寄存器和位功能存在必须符合 PCI 规范的定义。除了第一个64 字节边界,每个设备都可以实现额外的设备独特的寄存器。虽然PCI 配置寄存器可在任何时候访问,但一般他们都很少被用户修改。表 3-1 PCI 配置寄存器 此内容由EEWORLD论坛网友trueleven原创,如需转载或用于商业用途需征得作者同意并注明出处

  • 发表了主题帖: 反射内存 RFM5565 分散/集聚的 DMA 操作示例

    反射内存RFM5565分散/集聚的DMA 操作示例注:scatter/gather 方式是与block dma 方式相对应的一种dma 方式。 连续的。但在有的计算机体系中,如IA,连续的存储器地址在物理在dma 传输数据的过程中,要求源物理地址和目标物理地址必须是上不一定是连续的,则dma 传输要分成多次完成。如果传输完一块物理连续的数据后发起一次中断,同时主机进行下一块物理连续的传输,则这种方式即为block dma 方式。scatter/gather 方式则不同,他是用一个链表描述物理不连续的存储器,然后把链表首地址告诉dma master。dma master 传输完一块物理连续的数据后,就不用再发中断了,而是根据链表传输下一块物理连续的数据,最后发起一次中断。很显然scatter/gather 方式比block dma 方式效率高。分散/集聚DMA 传输是一种用于执行分割成不同小块的大型数据的传输的模式。注意:在一个数据页不能跨越4 GB 的地址边界。该DMA 描述符指针是链表页描述地址。每个页面描述符定义一个地址和数据块大小加上下一个描述符块的指针。当数据被读取/写入到相应的页面,自动获取描述符。描述链处理直到数据传输完成或达到的描述链的末端,以先到者为准。页面描述符块不能被映射在64 位寻址空间。第一个描述符必须是一个16 字节的边界上。为了获得最佳性能,每个描述符块应该被一个16 字节或8 字节边界对齐。页面描述链必须建立在PCI 32bit 的内存空间,才开始一个分散/集聚DMA。链中的每个描述符格式如下:第二个DWORD:高 32 位PCI 数据地址,0 为32 位寻址)($第一DWORD:低 32 位PCI 数据地址(每个页面都要一个8 字第三DWORD:要传输的字节数到/从 PCI 地址(每个页面大小必须是8 字节的倍数)第四DWORD:下一描述符(写$1 表示链结束)同时,所有数据块的大小总长度值必须被写入DMA 传输大小寄存器。1。基址寄存器 0 存储本地控制和配置寄存器,其中包括DMA控制寄存器的起始地址。该寄存器中的值是PCIBAR0。2。为配置一个DMA 周期有6 个DMA 寄存器必须被设置。DMA周期后这些寄存器将保持不变。

  • 发表了主题帖: 制导系统测试

    制导系统是现代武器的眼睛,精确制导武器在现代战争中发挥着越来越重要的作用。而随着雷达技术、总线技术、图像处理技术、微电子技术的发展,制导系统也向着复杂化、小型化、多功能方向发展,相关的测试系统也越来越复杂,涉及到信号处理机、雷达灵敏度、通讯系统、IQ/LVDS 视频信号、雷达发射频谱/ 功率等众多分功能测试以及相互之间协调完成整机测试。同时,针对某些频段的制导系统,NI 提供的现成模块化产品可大大简化目标模拟器的研制过程。        NI 能够为相关测试工程师,提供最流行和通用的软硬件测试工具,包括高速数据采集、LVDS 数字信号采集设备、矢量信号发生器、矢量信号分析仪、射频功率计、RS-422/485/232、MIL-STD-1553B 通信模块、具备隔离功能的高可靠性模拟/ 开关信号输入输出模块等各种设备,以及测控行业广泛采用的NI LabVIEW、LabWindows/CVI、NI TestStand 等标准软件。        制导系统的测试要求保证最高级别的可靠性,以达到差错归零的要求。NI 提供的解决方案,从模块化硬件的隔离设计、PXI 平台的电气结构特性、实时操作系统、稳定的驱动和开发软件等多个方面,保证了测试系统可以在7/24 工作条件下满足高可靠性的要求。 此内容由EEWORLD论坛网友trueleven原创,如需转载或用于商业用途需征得作者同意并注明出处

  • 2019-01-12
  • 发表了日志: 反射内存网在远距离分布式系统中的应用

  • 发表了主题帖: 反射内存网在远距离分布式系统中的应用

    反射内存网作为一种成熟技术,经过多年发展,目前在半实物实时仿真、飞行器模拟器、自动检测系统、发动机试验台,电站模拟器,高速数据采集,超视距雷达等应用领域得到广泛的应用。 反射内存独特的硬件结构,最大程度的简化了大量数据的实时传输问题。软件开发人员不需要理解复杂的数据传输过程,重发机制。只读进行本机的内存读写操作,由硬件自动完成与反射内存网中其它节点的数据同步。这种机制使得数据传输简单迅速,其极高的易用性简化了系统设计。反射内存网中节点网络的全局化内存、高速数据传输以及软件透明,使得反射内存卡在多机通讯方案中具有无可比拟的优势。 反射内存卡的系统框图如图1所示。 该系统主要由SFF光模块、FPGA 控制模块、SDRAM存储模块、电源与时钟模块、串行解串器组成。其中,SFF 光模块实现 FPGA 控制模块与网络中其它反射内存卡之间的高速通信互联,提供 2.125Gbps 光纤通道连接;FPGA 控制模块选用高性能的FPGA芯片,实现整个数据发送与接收逻辑;板载128M或256M SDRAM,用于暂存网络中各反射内存卡的共享数据;电源与时钟模块为系统提供所需的电源与时钟。 FPGA模块将内存中发生改变的数据通过通过串行解串器和SFF光模块传输至网络中其它反射内存节点;同时,如果网络中其它反射内存卡内存中的数据发生改变, FPGA模块也将通过专用的串行通信模块接收SFF光模块传输的改变数据,并写入板载内存中,以实现局域网中计算机间的高带宽数据的交互共享。 http://editerupload.eepw.com.cn/201311/a1ec4ba235a20da788798117a78010ab.jpg 图1:反射内存卡硬件原理框图 http://editerupload.eepw.com.cn/201311/1cc6364edcb1a838038b920fb6eb15cb.jpg 图2:环形拓扑结构 反射内存网提供了一个通过多模或单模光缆以2.12Gbaud速率运行的数据插入环形架构网络。与以太网系统不同,任意节点间传输不会影响到其它节点间的通讯,反射内存网可避免列队与检查数据包所需的复杂性、确保合适的连通性,不存在附加负载限制或终端规则。节点间的距离长达10KM。这些特性允许反射内存的数据传输速率高达170 MB/s,远高于千兆以太网100MB/s的效率。 反射内存允许所有网络节点中断其他或所有的节点。最多可分配多达 4个中断并可供用户用于功能、优先级和向量等原因进行自定义的中断。这些中断可用于任何功能,比如邮箱或网络数据同步。启用后,中断通常用于数据传输后中断某个或所有的网络节点。反射内存实时仿真网站分享了大量的技术资料和使用案例可供下载。 在一些分布式系统中,节点间的距离较远,反射内存卡使用单模光纤,节点距离可达10KM,例如在某系统中设备与监视中心必须与其保持最少3KM的距离。通过分配执行过程,设计人员能够在测试台安装能够进行数字化与预处理操作的计算机。这样,在控制室中,就仅需高速反射内存网络连接将数据发送回主计算机,从而取代长达 3KM数以百计的离散布线。这个远距离计算机接着分析、存档、格式化并将数据显示在测试人员的数据监视器上。通过使用高速反射内存连接,操作者可以观察并在发生改变时对其做出反应,在连接时会产生轻微延迟。通过安排控制人员和核心处理计算机至远离易变测试的安全位置,操作员可将对人员和设备的危险降至最低,并且不会影响到测试效果。如下图,中电八所与实时仿真技术网进行10KM单模光纤大批量数据传输测试。 http://editerupload.eepw.com.cn/201311/1def8d27102570fb197daa1be8ce5fd1.jpg 图3:10公里多模光纤 http://editerupload.eepw.com.cn/201311/28d6144504c172730576138dd00a7b9f.jpg 图4:10公里单模光纤传输测试现场 在实时通讯系统中,反射内存卡逐渐成为标配。其原理易于理解,使用方法简单,抗干扰能力强,实时性高,支持中断传输,中断,软件开发代码少,扩展能力强,应用案例多,缩短了系统的研发周期,节省了人员支出,增强了系统健壮性,将软件开发人员从复杂的通讯协议中解放出来,不再为大批量的数据传输担心带宽,不确定的时延而浪费时间。反射内存卡也应用于包括轨道交通、冶金,电力系统仿真等行业。实时仿真技术网分享了大量的使用案例可供下载。 此内容由EEWORLD论坛网友trueleven原创,如需转载或用于商业用途需征得作者同意并注明出处

  • 2019-01-08
  • 发表了主题帖: GE智能平台针对严苛的仿真、过程控制和数据采集应用推出反射内存节点卡

      GE智能平台宣布推出半高卡PCIE-5565PlORC PCI Express反射内存节点卡,进一步扩充了GE的RFM 5565反射内存解决方案阵容,也体现 GE在该技术上的广泛经验。半高卡PCIE-5565PIORC的设计除面向仿真与培训、工业过程控制和数据流与采集等实时应用,还可以满足各种商业、电信和军事以及航空航天应用对高可用性冗余的需求。这种应用通常需要以确定性的高速率传输和共享数据,而在很多情况下符合该环境的解决方案就是反射内存。     反射内存网络是一种特殊的共享内存系统,可通过多台独立计算机共享一套统一数据。反射内存可自主将某处理器的内存内容复制到其他所有网络成员的内存节点。PCI一5565PIORC具有许多客户应用时非常看重的体积小的特点。该板卡的特点包括2.12 G波特串联速率、更佳的可编程I/0(PIO)读取性能、现场可升级固件和RolS合规性。PCI峰值速率已加倍到每秒512 MB,支持更大内存(256 MB)。GE的反射内存网络可扩展到256个节点,运行速度达到174 Mb/s。节点之间的距离可达到10 km。

  • 2018-12-09
  • 发表了主题帖: PCI 设备 RTX 驱动开发方法

    1. RTX 下操作外设时, 需要把设备从 Windows 移动到 RTX 下面, 具体移植方法可以参考 RTX Help 文档中间Converting a Windows Device to an RTX Device 一节或者参考附件<<串口设备移植向导.doc>> 2. PCI驱动程序的特点 在设计驱动程序之前,首先要对欲控制的硬件设备进行细致地分析,更需要详细了解硬件设备的特性。硬件设备的特性会对驱动程序设计产生重大的影响。需要了解的最主要的硬件特性包括: (1) 设备的总线结构 设备采用什么总线结构非常关键,因为不同的总线类型(如ISA和PCI)在许多硬件工作机制上是不同的,所以驱动程序设计也不同。 (2) 寄存器 要了解设置的控制寄存器、数据寄存器和状态寄存器,以及这些寄存器工作的特性。 (3) 设备错误和状态 要了解如何判断设备的状态和错误信号,这些信号要通过驱动程序返回给用户。 (4) 中断行为 要了解设备产生中断的条件和使用中断的数量。 (5) 数据传输机制 最常见的数据传输机制是通过I/O端口(port),也就是通过CPU进行数据读写。PC的另一种重要的传输机制是DMA,但PCI规范不包括从属DMA的说明。 (6) 设备内存 许多设备自身带有内存,PCI设备大多是采用映射的方式映射到PC系统的物理内存。有的设备还要通过驱动程序设置设备的接口寄存器 3. RTX 驱动整体架构 使用 RTX Device Driver 开发向导, 选择支持 (1) Interrupt Service Routine (ISR) (2) Support for Sharing an Interrupt (3) Basic Port I/O Support (4) Basic Mapped Memory Support, 即可生成 RTX PCI 设备驱动程序框架。 该程序框架分成两个函数, Driver 文件和DriverFunc 文件: Driver 文件主要包括 main 函数,中断服务程序和中断服务线程; DriverFunc 文件主要是对 PCI 设备的基本操作函数,包括 PCI 设备搜索, PCI 设备初始化,使能或关闭中断,处理 PCI 设备共享中断, 以及 PCI 驱动程序资源清理等函数。 4. 完整的 RTX PCI驱动 基于RTX PCI 设备驱动程序框架, 用户需要添加相应的代码, 下面基于反射内存卡的 RTX 驱动进行分析。 反射内存卡的基本特点: (1) PCI、PCIe、PMC、VME 外形, 节点之间组成环形连接或通过光纤 Hub 组成星型连接 (2) 节点之间数据确定性的传输延迟, 延迟小于750us PCI 反射内存卡的 RTX 驱动也分成 Driver 文件和DriverFunc 文件两个文件。Driver 文件主要包括 main 函数,中断服务程序和中断服务线程, 下面是详细的分析: (1) Main 函数: Main 函数并不是 RTX PCI 驱动程序的一部分, 准确的讲它是如何使用 RTX PCI驱动程序的流程。用户需要做的工作: a. 在 RTX PCI 设备驱动程序框架生成的 main 函数需要在设备初始化 (DeviceInit()) 完成之后与使能 PCI 中断之前添加设备打开(open())函数, 该函数的功能主要是创建信号量和初始化板卡. b. 使能 PCI 中断之后, 用户即可调用 PCI驱动程序里的读写等函数写一段简单的读写测试程序。 (2) 中断服务程序: 这个函数接收到中断后交给中断服务线程来处理, 用户一般不需要改动。 (3) 中断服务线程: 中断服务线程主要完成读取和记录 PCI 板卡的中断信息, 释放相关的信号量等工作, 一般不完成具体的中断处理工作。PCI 驱动程序一般还提供一个函数来捕捉这些释放的信号量, 完成中断具体含义的解析工作。 DriverFunc 文件主要是对 PCI 设备的基本操作函数,包括 PCI 设备搜索, PCI 设备初始化,使能或关闭中断,处理 PCI 设备共享中断, 以及 PCI 驱动程序资源清理, 数据读写,发送和接收消息类中断等函数。下面是详细的分析: (1) DeviceSearch 函数 这个函数根据 PCI 设备的 Vendor ID 和 Device ID 搜索 PCI 设备,返回 PCI 配置信息和 slot Number. 用户修改 Vendor ID 和 Device ID 即可。 (2) DeviceInit 函数 PCI设备初始化函数. 该函数中间调用了两个RTX 系统函数RtTranslateBusAddress() 和 RtMapMemory(),RtTranslateBusAddress() 作用为把 PCI 设备地址转换为 CPU 可以直接访问的物理地址, RtMapMemory() 函数把物理地址映射到虚拟地址。映射到虚拟地址空间后 ring3用户即可以读写 PCI 内存空间或者 I/O 空间了。用户需要关注的是物理地址到虚拟地址映射的地址范围,一般设置为 4KBytes. RtMapMemory() 函数默认最大可以映射的地址范围为 64M Bytes, 如果需要更大的范围, 可以参考内存管理一节。 (3) Enable/Disable Interrupts On Chip 函数 使能或者关闭 PCI 设备上的中断。用户根据 PCI 设备进行修改。 (4) IsMyInterrupt函数 RTX 下 PCI 设备中断号可以共享。如果有 RTX 下 PCI 设备共享, 需要在该函数中间区分是否是该设备的中断. (5) DeviceCleanup 函数 该函数释放中断句柄和解除物理地址于虚拟地址之间的映射。用户基本不需要修改该函数。 (6) RFM2gOpen 函数 反射内存功能函数。该函数的功能主要是为 DMA 通道,发送和接收Event(反射内存的一种消息类中断)等硬件功能模块创建信号量和初始化板卡。为了防止对硬件资源的访问冲突, 使用这些硬件资源前需要先拿到信号量, 使用结束后释放这些信号量。 (7) RFM2gEnableEvent函数 反射内存功能函数。使能板卡接收消息类中断。 (8) RFM2gSendEvent 函数 反射内存功能函数。向其它节点发送消息类中断。 (9) RFM2gWaitForEvent函数 反射内存

  • 2018-11-13
  • 发表了日志: GE智能平台针对严苛的仿真、过程控制和数据采集应用推出反射内存节点卡

  • 2018-10-18
  • 发表了日志: 使用NI PXI和LabVIEW实时模块有效简化硬件在环仿真系统

  • 发表了主题帖: PCI 设备 RTX 驱动开发方法

    1. RTX 下操作外设时, 需要把设备从 Windows 移动到 RTX 下面, 具体移植方法可以参考 RTX Help 文档中间Converting a Windows Device to an RTX Device 一节或者参考附件<<串口设备移植向导.doc>> 2. PCI驱动程序的特点 在设计驱动程序之前,首先要对欲控制的硬件设备进行细致地分析,更需要详细了解硬件设备的特性。硬件设备的特性会对驱动程序设计产生重大的影响。需要了解的最主要的硬件特性包括: (1) 设备的总线结构 设备采用什么总线结构非常关键,因为不同的总线类型(如ISA和PCI)在许多硬件工作机制上是不同的,所以驱动程序设计也不同。 (2) 寄存器 要了解设置的控制寄存器、数据寄存器和状态寄存器,以及这些寄存器工作的特性。 (3) 设备错误和状态 要了解如何判断设备的状态和错误信号,这些信号要通过驱动程序返回给用户。 (4) 中断行为 要了解设备产生中断的条件和使用中断的数量。 (5) 数据传输机制 最常见的数据传输机制是通过I/O端口(port),也就是通过CPU进行数据读写。PC的另一种重要的传输机制是DMA,但PCI规范不包括从属DMA的说明。 (6) 设备内存 许多设备自身带有内存,PCI设备大多是采用映射的方式映射到PC系统的物理内存。有的设备还要通过驱动程序设置设备的接口寄存器 3. RTX 驱动整体架构 使用 RTX Device Driver 开发向导, 选择支持 (1) Interrupt Service Routine (ISR) (2) Support for Sharing an Interrupt (3) Basic Port I/O Support (4) Basic Mapped Memory Support, 即可生成 RTX PCI 设备驱动程序框架。 该程序框架分成两个函数, Driver 文件和DriverFunc 文件: Driver 文件主要包括 main 函数,中断服务程序和中断服务线程; DriverFunc 文件主要是对 PCI 设备的基本操作函数,包括 PCI 设备搜索, PCI 设备初始化,使能或关闭中断,处理 PCI 设备共享中断, 以及 PCI 驱动程序资源清理等函数。 4. 完整的 RTX PCI驱动 基于RTX PCI 设备驱动程序框架, 用户需要添加相应的代码, 下面基于反射内存卡的 RTX 驱动进行分析。 反射内存卡的基本特点: (1) PCI、PCIe、PMC、VME 外形, 节点之间组成环形连接或通过光纤 Hub 组成星型连接 (2) 节点之间数据确定性的传输延迟, 延迟小于750us PCI 反射内存卡的 RTX 驱动也分成 Driver 文件和DriverFunc 文件两个文件。Driver 文件主要包括 main 函数,中断服务程序和中断服务线程, 下面是详细的分析: (1) Main 函数: Main 函数并不是 RTX PCI 驱动程序的一部分, 准确的讲它是如何使用 RTX PCI驱动程序的流程。用户需要做的工作: a. 在 RTX PCI 设备驱动程序框架生成的 main 函数需要在设备初始化 (DeviceInit()) 完成之后与使能 PCI 中断之前添加设备打开(open())函数, 该函数的功能主要是创建信号量和初始化板卡. b. 使能 PCI 中断之后, 用户即可调用 PCI驱动程序里的读写等函数写一段简单的读写测试程序。 (2) 中断服务程序: 这个函数接收到中断后交给中断服务线程来处理, 用户一般不需要改动。 (3) 中断服务线程: 中断服务线程主要完成读取和记录 PCI 板卡的中断信息, 释放相关的信号量等工作, 一般不完成具体的中断处理工作。PCI 驱动程序一般还提供一个函数来捕捉这些释放的信号量, 完成中断具体含义的解析工作。 DriverFunc 文件主要是对 PCI 设备的基本操作函数,包括 PCI 设备搜索, PCI 设备初始化,使能或关闭中断,处理 PCI 设备共享中断, 以及 PCI 驱动程序资源清理, 数据读写,发送和接收消息类中断等函数。下面是详细的分析: (1) DeviceSearch 函数 这个函数根据 PCI 设备的 Vendor ID 和 Device ID 搜索 PCI 设备,返回 PCI 配置信息和 slot Number. 用户修改 Vendor ID 和 Device ID 即可。 (2) DeviceInit 函数 PCI设备初始化函数. 该函数中间调用了两个RTX 系统函数RtTranslateBusAddress() 和 RtMapMemory(),RtTranslateBusAddress() 作用为把 PCI 设备地址转换为 CPU 可以直接访问的物理地址, RtMapMemory() 函数把物理地址映射到虚拟地址。映射到虚拟地址空间后 ring3用户即可以读写 PCI 内存空间或者 I/O 空间了。用户需要关注的是物理地址到虚拟地址映射的地址范围,一般设置为 4KBytes. RtMapMemory() 函数默认最大可以映射的地址范围为 64M Bytes, 如果需要更大的范围, 可以参考内存管理一节。 (3) Enable/Disable Interrupts On Chip 函数 使能或者关闭 PCI 设备上的中断。用户根据 PCI 设备进行修改。 (4) IsMyInterrupt函数 RTX 下 PCI 设备中断号可以共享。如果有 RTX 下 PCI 设备共享, 需要在该函数中间区分是否是该设备的中断. (5) DeviceCleanup 函数 该函数释放中断句柄和解除物理地址于虚拟地址之间的映射。用户基本不需要修改该函数。 (6) RFM2gOpen 函数 反射内存功能函数。该函数的功能主要是为 DMA 通道,发送和接收Event(反射内存的一种消息类中断)等硬件功能模块创建信号量和初始化板卡。为了防止对硬件资源的访问冲突, 使用这些硬件资源前需要先拿到信号量, 使用结束后释放这些信号量。 (7) RFM2gEnableEvent函数 反射内存功能函数。使能板卡接收消息类中断。 (8) RFM2gSendEvent 函数 反射内存功能函数。向其它节点发送消息类中断。 (9) RFM2gWaitForEvent函数 反射内存

  • 发表了日志: PCI 设备 RTX 驱动开发方法

  • 发表了日志: GE智能平台针对严苛的仿真、过程控制和数据采集应用推出反射内存节点卡

  • 2018-08-22
  • 发表了主题帖: 高速传输反射内存卡

    实时反射内存网络是一种为使多个独立的计算机进行数据共享而特别设计的共享内存系统。实时反射内存网络在系统中的每个节点放置一个共享内存的独立的拷贝。每个节点都有写入数据访问和读取本地内存的权限。当数据写入本地内存,FPGA 捕获并发送数据到实时反射内存中网络下数据写入本地内存并送到下一节点,数据写入本地内存并送到下一节点,直到数据回到源发送的节点才将网络中的数据移除。由于这种特别的硬件和一系列的节点,在极短的时间内,网络中所有的节点都被更新,在同样的地址有同样的数据。本地处理器可以随时访问内存中的数据,而不需要以随时访问内存中的数据,而不需要通过网络进行访问。由此,每个计算机都有新的的内存数据拷贝。在 4节点的实例中,仅需要 2.1us,所有的计算机都会收到写入实时反射内存的数据。实时反射内存卡(节点)由本地内存,PCI(或 PCIE,VME)接口,和提供计算机访问和实时网络内存网络更新的仲裁逻辑组成。实时反射内存卡可以与计算机总线连接,安装在VME,PCI/PCI-X,CPCI,PCIE 和其它标准系统中。这可以使大多部工作站和单板计算机通过实时网络内存连接而不用考虑与背板接口的互通性。其它串行网络连接计算机和 PLC 进行连接的地方,但它不是所有应用的解决方案。实时反射内存在实时是主要考虑因素的的系统中起到很大的作用。在需要低潜伏期,高速通迅的系统中,实时反射内存提供超高性能硬件和易用性。使用类似实时反射内存的低软件开销,高速,硬件驱动网络在整个网络和独立的网络节点有低的潜伏期,短潜伏时间性能对建立一个仿真的实时系统是十分重要的。PCI5565 PCI-5565  PMC5565 VMIC5565 反射内存 反射内存卡 GE反射内存       反射内存网中的每个反射内存节点(任何5565反射内存卡)以菊花链的形式用光纤线互联。第一块卡的发送必须连接到第二块卡的接收端,第二块卡的发送端连接到第三块卡的接收端,以此类推,直到再连接到第一块卡的接收端完成一个完整的环形连接。也可以将所有节点连接到一个或多个ACC-5595反射内存HUB,每个节点的接收和发送都必须连接,如果没有检测到光信号或失去同步反射内存卡RFM-5565将不会发送数据包(例如光纤线已损坏)。反射内存网中每个节点的节点号必须一,节点号通过板上的拨码开关S2进行设置,任何两个节点不能有设置成同一个节点号,每个板卡的节点号可以在通过NODEID进行读取显示,节点号的顺序并不重要。主系统对反射内存卡的板载SDRAM的写操作后,反射内内卡的硬件检测电路将自动发起一个整个反射内存网的数据传输动作。这个写操作可以是一个简单的PIO写或是一个DMA周期。当产生一个对SDRAM的写操作时,RFM-5565反射内存卡自动将数据和其它相关的信息写入到发送缓冲器中(其它相关信息包括节点号,数据地址等信息),在发送缓冲器中,发送电路检测数据,并且将数据变成一个4到64字节长度可变的数据包。通过光纤接口发送到下一个板卡的接收端口。接收电路检查数据包是否有错误,当无错误发生时数据被接收。接收电路解开数据包并且将数据存储到板载的接收缓冲器。在接收缓冲器中,另一个电路将数据写入到本地的SDRAM的和源节点相同的地址中。同时,该电路将数据同时发送到发送FIFO中,重复这个处理过程直到这个数据返回到源节点的接收端,在源节点中,接收电路检测到数据包的NODEID和源节点的NODEID相同,因此将数据包从网络中移除,这样所有的节点数据都被更新了。所以计算机将数据写入其本地网络内存卡后的,极短时间内,网上所有计算机都可以访问这个新数据。网络内存卡使用简单的读写方式,网络内存网上的数据传输是纯硬件操作,不需要考虑网络的通信协议,软件上只需要几行代码就可完成对网络内存卡的读、写操作,因此它与以太网等其他传统网络相比具有更低的数据传输延迟、更快的传输速度,更简单灵活的使用操作,可以满足实时系统快速反应周期的要求,而采用其他网络就很难满足这种要求。反射内存是一种通过局域网在互连的计算机间提供高效的数据传输的技术,强实时网络设计人员已经越来越多地采用这种技术。反射内存实时局域网的概念十分简单,就是设计一种网络内存板,在分布系统中实现内存至内存的通信,并且没有软件开销。每台计算机上插一块反射内存卡,卡上带有双口内存,各层软件既可以读也可以写这些内存,当数据被写入一台机器的反射内存卡的内存中后,反射内存卡自动地通过光纤传输到其他连在网络上的反射内存卡的内存里,通常,只需几百纳秒的时间延迟,所有的反射内存卡上的内存将写入同样的内容。而各成员在访问数据时,只要访问本地的反射内存卡中的内存即可实时网络需求为提升计算能力,人们自然地想到研发性能更强的计算机,如天河系列等超级计算机应运而生,但超级计算机研制周期长、成本大、应用领域受限。为此,提出了集群系统概念,计算机集群系统是通过网络将PC机或工作站连接起来组成高性能计算系统。集群系统将一个任务并行在多台计算机上执行,组成一个实时系统。在实时系统中,系统终结果的正确性不仅依赖于每一步计算得到的逻辑结果,而且依赖于得到结果的时刻,任务的完成时间是实时系统的决定性特征。根据实时性能的要求程度,实时系统可认为两类,即软实时和硬实时系统。对于软实时系统,要求事件相应是实时的,但并不是严格强制的。但是,对于硬实时系统来讲,每个任务都有一个处理截止事件,任务必须在规定的时间内完成,否则会影响全局任务的完成,给系统带来不希望的破坏或者造成不可恢复的灾难性后果。目前许多实时系统都采用硬实时系统,因为具有更强的实时性能。实时系统的应用需要实时互联,构建实时网络,完成数据在网络节点间的实时传输。实时网络必须具备高速、可靠、可预测三个特点,重要的是通信的可预测性,可预测性是指实时网络中各个节点之间数据传输的时间是确定的。随着实时网络应用领域的不断扩展,目前已不仅仅局限于计算机集群系统的互联,而是广泛地应用在各种具有实时需求的互联系统中,如半实物仿真、高速数据获取等。实时网络发展过程中,出现过两种设计思路:基于单一总线的多CPU共享全局内存和基于网络的分布式内存:相比基于单一总线的多CPU共享全局内存系统,在基于网络的分布式内存体系中每个节点只访问自己的本地内存,不存在内存占有冲突,由于这种方式能够避免大量的总线仲裁控制时间而成为实时网络的主要设计方式。实时网络要保证高速、可靠、可预测这三大指标,但千兆以太网、光纤通道(Fiber Channel,FC)协议等,在可预测性上很差,首先是因为通过设备驱动和软件网络协议的工作模式增加了额外的不确定开销,其次是同样存在共享冲突和碰撞的问题(如千兆以太网GBE中采用CSMA/CD载波监听多路访问/冲突检测机制、FC协议采用令牌环仲裁等)进一步增加了传输时间的不确定性。光纤反射内存网很好的解决了上述问题。反射内存网是基于网络的分布式内存硬实时网络的一种设计思想,特点:1)反射内存网硬件实现分布式RAM之间数据的传输、共享,整个过程具有很低的实现延迟;2)反射内存网依靠硬件实现、不需要复杂的网络协议控制,能够在相同的传输带宽下达到更高的有效速率;3)反射内存网对数据的各种处理是通过硬件电路实现,在固定的时钟频率下周期工作,没有不确定的时间开销,确保数据处理的可预测性。反射内存卡节点延时测试方法:反射内存卡数据传输过程全部由硬件完成,在windows这种非实时操作系统下和实时vxworks操作系统下由软件测试这种节点延时都是不可取的。反射内存卡、,首先它是一个PCI设备,提供给用户128MB的读写空间。当一节点有写入操作时,自动通过光纤链路将数据同步到所有节点。这一系列传输写入操作由硬件完成。两个节点间更新的延时为100ns级。Sdram时钟:66MHZFIFO时钟:106MHZ图1:反射内存硬件数据流下面提供两种方式来说明或测试节点传输延时:A:理论计算方式Sdram时钟:66MHZFIFO时钟:106MHZ在系统无数据传输过程是由PCI总线通过桥片PCI9656将数据写入到SDRAM中,在写SDRAM的同时数据,地址和控制数据打包发送至发送FIFO,这个过程是同时进行的,SERDES在接收到FIFO数据的中断后,立即将FIFO的数据读取至SERDES完成并串转换并发送至光纤收发器,FIFO的读取时间约只需要4个周期。在较短距离时,光纤传输的时间约为零,不予考虑。在接收端SERDES将光纤收发器数据进行并串转换。送至接收FIFO,接收FIFO中断本地SDRAM控制器,将数据写入SDRAM,完成本次数据的更新过程。SDRAM时钟周期时间为15NS左右,FIFO时钟周期为9.4NS,由此可以计算出理论时间 15*21+9.4*10≈405ns。B:硬件触发方式由于光纤收发器数据传输的快速特性,由软件来来测试时间误差较大,本方法对两个节点上的数据信号进行采集并测量延时。测试探头分别测试节点A的SDRAM和节点B的SDRAM信号,发送特征数据,并在B节点等待触发信号。由示波器看到信号延时。触发后在节点B用软件观察数据是否更新到节点B,改变特征数据及触发条件,可重复数次测特征数据与SDRAM控制信号。可以记录延时约得出延时大小。2.网络内存卡带宽测试:网络内存卡带宽测试可采用本公司提供的软件进行测试或采用RFM2G下的命令行工具测试不同数据大小包的传输速度。 此内容由EEWORLD论坛网友trueleven原创,如需转载或用于商业用途需征得作者同意并注明出处

  • 发表了主题帖: 通用总线仿真测试系统

    1553B/ARINC429/RS422通用总线仿真/测试系统是一个针对1553B、ARINC429、RS422总线系统的、基于以太网的、分布式综合仿真/测试系统,它采用标准化、规范化的设计,实现了1553B、ARINC429、RS422总线系统设计与测试的一体化,彻底改变了总线系统仿真/测试设备的研制一直处于高投入、低效率、低可靠性的局面。它可以广泛应用于航空、航天等各种1553B、ARINC429、RS422总线系统的仿真/测试中。该系统是目前国内外功能最完整、使用最方便、可靠性最高的1553B、ARINC429、RS422总线仿真/测试系统,它可靠性高、通用性好、使用性强、操作简单的特点不仅在多个飞机型号中得到证明,也在航天领域中得以验证。 MIL-STD-1553B总线即数字式时分制指令/响应型多路传输数据总线,它由数据总线、远程终端、总线监视器、总线控制器组成。Ø  总线控制器(BC)是总线系统中组织信息传输的终端。Ø  总线监控器(BM)是总线系统中指定做接收且记录总线上传输的信息并有选择的提取信息以备后用的终端。Ø  远程终端 (RT)是总线系统中除总线控制器或总线监控器之外的所有终端。Ø  数据总线(简称总线)是指在各终端之间提供一路单一数据通路所需要的包括双绞屏蔽电缆、隔离电阻、耦合变压器等在内的所有硬件。总线系统信息传输的控制权唯一归总线控制器所有;采用指令/响应型的异步操作;信息传输采用半双工方式;数据总线上的信息流由消息组成。 目前,国外1553B、ARINC429生产厂家一般只提供与ICD数据库结合的总线测试系统,用户使用时将总线数据按照ICD文件的定义逐一输入到测试系统中,数据定义改变时,要在测试系统中修改变化的数据.。这种方式的仿真与测试功能不强,系统没有通用性。国内分为两种情况:一是按照ICD的数据定义单独编写测试代码,一般不进行仿真开发,工作量大、周期长、效率低,可靠性差;另外一种是采用ICD数据库与测试系统结合的方式,由于ICD数据库采用文档结构,数据接口没有标准化,很难进行二次开发,测试只能按工作方式进行,深度不够,没有仿真功能。 北京中航昊天科技有限公司开发的最新型仿真/测试系统已经将A/D、IO、实时网等数据的的仿真与测试结合到通用总线仿真/测试系统中,即:最新型仿真测试系统已经能够完成1553B总线、ARINC429总线、RS422总线、A/D信号、IO信号、实时网数据的仿真与测试。 此内容由EEWORLD论坛网友trueleven原创,如需转载或用于商业用途需征得作者同意并注明出处

  • 2018-08-10
  • 加入了学习《玩转示波器,2017年是德科技干货教程汇总》,观看 【3.1】啥是六合一示波器?

  • 2018-03-31
  • 发表了主题帖: 一种基于PCI总线的反射内存卡系统设计

    1 引言 对实时传输, 传统的以太网络由于传输协议开销的不确定性, 很难满足实时网络的要求, 实时网络是一种应用于高实时性要求的专用网络通信技术, 一般采用基于高速网络的共享存储器技术实现。除了具有严格传输确定性和可预测性外, 还具有传输速度高、通讯协议简单、软硬件平台适应性强、可靠的传输纠错能力、支持中断信号的传输等特点。鉴于以上原因, 设计一款反射内存卡, 写入一个节点的内存的数据可以通过网络硬件传输到其它所有的节点。 2 硬件设计 反射内存卡系统的总体框图如图1 所示, 主要由5部分组成:FPGA、PCI 接口、SDRAM、数据编解码电路、光纤收发电路。 其中,FPGA 内部包含SDRAM控制器和FIFO 控制器、编解码控制器、接收FIFO、发送FIFO、中断FIFO及中断控制等。FPGA 选用Cyclone II 系列的EP2C35F484C7;PCI 选用PLX 公司的PCI9054,能够提供两个独立的DMA 引擎,每个都可以进行读写,在一个DMA 读取数据的同时另一个DMA 可以写入数据,加快系统工作速度; 编解码芯片选用安捷伦的H D M P -1636A,提供十位的并行IO,串行数据传输速率达1062.5MBd,负责数据串并行和并串行转换,以便与光纤收发器内部数据格式进行匹配; 光纤收发器选用安捷伦的HFBR-57L5AP,支持多模光纤,串行传输速率达1.0625Gb/s,负责将电信号转化为光信号, 通过光纤向下一节点传输。 图1 反射内存卡系统的总体框图 2.1 SDRAM 控制器 与双端口RAM 相比,SDRAM 容量大、价格低,采用128M 的SDRAM 作为反射内存卡的数据存储器。由于SDRAM 读写不能同时进行,且需要刷新维护,因此,需要设计SDRAM 控制器。 SDRAM 控制器实现对SDRAM 的读写控制与仲裁,提供类似于双端口RAM 的外部接口。SDRAM 控制器内部由初始化模块、刷新计数器、地址多路开关、仲裁及信号产生器等组成,SDRAM 控制器结构如图2 所示。 图2 SDRAM 控制器结构图 SDRAM 控制器内部各模块功能如下: (1) 初始化模块在上电之后对SDRAM 的模式寄存器进行设置;(2) 刷新计数器对SDRAM 进行定时刷新;(3) 地址多路开关将地址总线上的地址转化为SDRAM 的行列地址;(4) 仲裁机构要对上位机读、上位机写、网络写和刷新等操作做出仲裁。当读写和刷新同时产生时, 先完成相应的读写操作然后再刷新, 而上位机读、上位机写、网络写这三种操作的优先级从高到低依次是网络写、上位机读、上位机写;(5) 信号产生器根据不同的读写操作产生不同的读写信号, 从而SDRAM 可以正常工作, 而不发生读写冲突。 2.2 FIFO 控制器 在峰值速率下进行数据传输,SDRAM 存储器很难达到要求,所以使数据经过FIFO 缓存后发送或接收,可以降低了对存储器传输速率的要求, 实现较高的传输速率。设计了FIFO 控制器,它由数据解析、数据封装、仲裁、读信号产生器、写信号产生器[工业电器网-cnelc]组成。FIFO 控制器结构如图3 所示。 图3 FIFO 控制器结构图 FIFO 控制器内部各模块功能如下: (1) 数据解析对从网络中接收的数据进行判断,如果是中断事件将中断数据写到中断FIFO 中,如果是需要共享的数据则一部分送到SDRAM 控制器,一部分送仲裁机构;(2) 数据封装对本节点发送的数据重新打包,加入数据类型、数据包长度、发送节点ID、目标节点ID 及校验等相关信息,以便于其他节点对数据进行解析;(3) 仲裁机构对来自接收FIFO 的数据和本节点发送到数据进行仲裁, 当他们同时到达时来自接收FIFO的数据优先;(4) 读信号产生器在接收到半满中断时产生读信号,从接收FIFO 中读出相应的数据,避免FIFO 充满或溢出;(5) 写信号产生器在仲裁机构向下发送数据时给发送FIFO一个写信号。FIFO控制器仿真时序如图4所示。 图4 FIFIO 控制器仿真时序 2.3 编解码控制器 编解码控制器由信号产生器、数据校验、8B/10B编码、8B/10B 解码组成。编解码控制器结构如图5 所示。在这部分主要是进行数据8B/10B 编解码,以与编解码芯片数据格式匹配同时给编解码芯片的正常工作提供控制信号,数据编解码控制器仿真时序如图6 所示。 图5 编解码控制器结构图 图6 数据编解码仿真时序 3 软件设计 软件设计包括驱动程序和应用程序两部分。驱动程序提供的API 接口主要包含以下四个方面的功能: 打开和关闭驱动、配置反射内存卡、数据传输、中断控制与处理。当应用程序访问反射内存卡资源时,反射内存板必须打开, 一个句柄将返回到应用程序。图7是应用程序处理的流程图。 图7 应用程序流程图 4 性能测试 用三块反射内存卡组成环形反射内存网, 由节点1向2 节点发送数据, 节点2 发送到节点3, 由节点3 向节点1 发送确认中断, 记下此时的终止时间, 如表1 所示。 该反射内存卡在windows 操作系统下进行测试,由于windows 为非实时操作系统,所以需发送大批量的数据进行速率测试, 以克服操作系统本身的时延。试验中每次发送15Mbit 的数据,根据传输速率= 总数据量⁄总时间算出传输速率。又由编解码芯片的串行传输速率为1062.5MBd,数据传输速率为106.25MB/s,而数据包的长度是可变的, 从1 个双字到16 个双字, 每包数据包括32 位的header、32 位的地址数据和32 位的校验和,所以有效的数据传输速率在26MB/s 至88MB/s,我们测得的数据传输率为38.9 MB/s 至39.9 MB/s,可以得出该反射内存样卡功能正常。 表1 环形通讯传输速率表 5 结束语 本文介绍了一种基于PCI 总线的反射内存卡的设计方法。给出了硬件电路设计,在FPGA 内完成数据缓存FIFO 及其控制器、SDRAM 控制器和编解码控制器的设计, 结构清晰, 集成度高; 介绍了驱动程序的设计,提供了应用程序接口; 采用三块反射内存卡搭建了验证系统, 实验证明该反射内存样卡功能正常, 工作稳定    此内容由EEWORLD论坛网友trueleven原创,如需转载或用于商业用途需征得作者同意并注明出处

  • 2018-02-08
  • 发表了日志:    Concurrent iHawk–实时并行计算机仿真系统

  • 2018-02-02
  • 发表了日志:    Concurrent iHawk–实时并行计算机仿真系统

  • 发表了主题帖: 详解嵌入式系统知识和接口技术总结

    一、什么是嵌入式IEEE(Institute of Electrical and Electronics Engineers,美国电气和电子工程师协会)对嵌入式系统的定义:“用于控制、监视或者辅助操作机器和设备的装置”。原文为:Devices Used to Control,Monitor or Assist the Operation of Equipment,Machinery or Plants)。嵌入式系统是一种专用的计算机系统,作为装置或设备的一部分。通常,嵌入式系统是一个控制程序存储在ROM中的嵌入式处理器控制板。事实上,所有带有数字接口的设备,如手表、微波炉、录像机、汽车等,都使用嵌入式系统,有些嵌入式系统还包含操作系统,但大多数嵌入式系统都是由单个程序实现整个控制逻辑。从应用对象上加以定义,嵌入式系统是软件和硬件的综合体,还可以涵盖机械等附属装置。国内普遍认同的嵌入式系统定义为:以应用为中心,以计算机技术为基础,软硬件可裁剪,适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。一个嵌入式系统装置一般都由嵌入式计算机系统和执行装置组成,嵌入式计算机系统是整个嵌入式系统的核心,由硬件层、中间层、系统软件层和应用软件层组成。执行装置也称为被控对象,它可以接受嵌入式计算机系统发出的控制命令,执行所规定的操作或任务。执行装置可以很简单,如手机上的一个微小型的电机,当手机处于震动接收状态时打开;也可以很复杂,如SONY 智能机器狗,上面集成了多个微小型控制电机和多种传感器,从而可以执行各种复杂的动作和感受各种状态信息。二、嵌入式系统的组成一、 硬件层硬件层中包含嵌入式微处理器、存储器(SDRAM、ROM、Flash等)、通用设备接口和I/O接口(A/D、D/A、I/O等)。在一嵌入式处理器基础上添加电源电路、时钟电路和存储器电路,就构成了一个嵌入式核心控制模块。其中操作系统和应用程序都可以固化在ROM中.二、 中间层硬件层与软件层之间为中间层,也称为硬件抽象层(Hardware Abstract Layer,HAL)或者板级支持包(Board Support Package,BSP),它半系统上层软件与底层硬件分离开来,使系统的底层驱动程序与硬件无关,上层软件开发人员无需关心底层硬件的具体情况,根据BSP层提供的接口即可进行开发。该层一般包含相关底层硬件的初始化、数据的输入/输出操作和硬件设备的配置功能。实际上,BSP是一个介于操作系统和底层硬件之间的软件层次,包括了系统中大部分与硬件联系紧密的软件模块。设计一个完整的BSP需要完成两部分工作:嵌入工系统的硬件初始化的BSP功能,设计硬件相关的设备驱动。三、 系统软件层系统软件层由实时多任务操作系统(Real-time Operation System,RTOS)、文件系统、图形用户接口(Graphic User Interface,GUI)、网络系统及通用组件模块组成。RTOS是嵌入式应用软件的基础和开发平台。三、实时系统定义:能在指定或确定的时间内完成系统功能和对外部或内部、同步或异步时间做出响应的系统。区别:通用系统一般追求的是系统的平均响应时间和用户的使用方便;而实时系统主要考虑的是在最坏情况下的系统行为。特点:时间约束性、可预测性、可靠性、与外部环境的交互性。硬实时(强实时):指应用的时间需求应能够得到完全满足,否则就造成重大安全事故,甚至造成重大的生命财产损失和生态破坏,如:航天、军事。软实时(弱实时):指某些应用虽然提出了时间的要求,但实时任务偶尔违反这种需求对系统运行及环境不会造成严重影响,如:监控系统、实时信息采集系统。任务的约束包括:时间约束、资源约束、执行顺序约束和性能约束。四、实时系统的调度调度:给定一组实时任务和系统资源,确定每个任务何时何地执行的整个过程。抢占式调度:通常是优先级驱动的调度,如uCOS。优点是实时性好、反应快,调度算法相对简单,可以保证高优先级任务的时间约束;缺点是上下文切换多。非抢占式调度:通常是按时间片分配的调度,不允许任务在执行期间被中断,任务一旦占用处理器就必须执行完毕或自愿放弃,如WinCE。优点是上下文切换少;缺点是处理器有效资源利用率低,可调度性不好。静态表驱动策略:系统在运行前根据各任务的时间约束及关联关系,采用某种搜索策略生成一张运行时刻表,指明各任务的起始运行时刻及运行时间。优先级驱动策略:按照任务优先级的高低确定任务的执行顺序。实时任务分类:周期任务、偶发任务、非周期任务。实时系统的通用结构模型:数据采集任务实现传感器数据的采集,数据处理任务处理采集的数据、并将加工后的数据送到执行机构管理任务控制机构执行。五、嵌入式微处理器体系结构冯诺依曼结构:程序和数据共用一个存储空间,程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置,采用单一的地址及数据总线,程序和数据的宽度相同。例如:8086、ARM7、MIPS…哈佛结构:程序和数据是两个相互独立的存储器,每个存储器独立编址、独立访问,是一种将程序存储和数据存储分开的存储器结构。例如:AVR、ARM9、ARM10…CISC与RISC的特点比较。计算机执行程序所需要的时间P可以用下面公式计算:P=I×CPI×TI:高级语言程序编译后在机器上运行的指令数。CPI:为执行每条指令所需要的平均周期数。T:每个机器周期的时间。流水线的思想:在CPU中把一条指令的串行执行过程变为若干指令的子过程在CPU中重叠执行。流水线的指标:吞吐率:单位时间里流水线处理机流出的结果数。如果流水线的子过程所用时间不一样长,则吞吐率应为最长子过程的倒数。建立时间:流水线开始工作到达最大吞吐率的时间。若m个子过程所用时间一样,均为t,则建立时间T=mt。信息存储的字节顺序A、存储器单位:字节(8位)B、字长决定了微处理器的寻址能力,即虚拟地址空间的大小。C、32位微处理器的虚拟地址空间位232,即4GB。D、小端字节顺序:低字节在内存低地址处,高字节在内存高地址处。E、大端字节顺序:高字节在内存低地址处,低字节在内存高地址处。F、网络设备的存储顺序问题取决于OSI模型底层中的数据链路层。六、逻辑电路基础根据电路是否具有存储功能,将逻辑电路划分为:组合逻辑电路和时序逻辑电路。组合逻辑电路:电路在任一时刻的输出,仅取决于该时刻的输入信号,而与输入信号作用前电路的状态无关。常用的逻辑电路有译码器和多路选择器等。时序逻辑电路:电路任一时刻的输出不仅与该时刻的输入有关,而且还与该时刻电路的状态有关。因此,时序电路中必须包含记忆元件。触发器是构成时序逻辑电路的基础。常用的时序逻辑电路有寄存器和计数器等。真值表、布尔代数、摩根定律、门电路的概念。NOR(或非)和NAND(与非)的门电路称为全能门电路,可以实现任何一种逻辑函数。译码器:多输入多输出的组合逻辑网络。每输入一个n位的二进制代码,在m个输出端中最多有一个有效。当m=2n是,为全译码;当m《2n时,为部分译码。由于集成电路的高电平输出电流小,而低电平输出电流相对比较大,采用集成门电路直接驱动LED时,较多采用低电平驱动方式。液晶七段字符显示器LCD利用液晶有外加电场和无外加电场时不同的光学特性来显示字符。时钟信号是时序逻辑的基础,它用于决定逻辑单元中的状态合适更新。同步是时钟控制系统中的主要制约条件。在选用触发器的时候,触发方式是必须考虑的因素。触发方式有两种:电平触发方式:具有结构简单的有点,常用来组成暂存器。边沿触发方式:具有很强的抗数据端干扰能力,常用来组成寄存器、计数器等。七、总线电路及信号驱动总线是各种信号线的集合,是嵌入式系统中各部件之间传送数据、地址和控制信息的公共通路。在同一时刻,每条通路线路上能够传输一位二进制信号。按照总线所传送的信息类型,可以分为:数据总线(DB)、地址总线(AB)和控制总线(CB)。总线的主要参数:总线带宽:一定时间内总线上可以传送的数据量,一般用MByte/s表示。总线宽度:总线能同时传送的数据位数(bit),即人们常说的32位、64位等总线宽度的概念,也叫总线位宽。总线的位宽越宽,总线每秒数据传输率越大,也就是总线带宽越宽。总线频率:工作时钟频率以MHz为单位,工作频率越高,则总线工作速度越快,也即总线带宽越宽。总线带宽 = 总线位宽×总线频率/8, 单位是MBps。常用总线:ISA总线、PCI总线、IIC总线、SPI总线、PC104总线和CAN总线等。只有具有三态输出的设备才能够连接到数据总线上,常用的三态门为输出缓冲器。当总线上所接的负载超过总线的负载能力时,必须在总线和负载之间加接缓冲器或驱动器,最常用的是三态缓冲器,其作用是驱动和隔离。采用总线复用技术可以实现数据总线和地址总线的共用。但会带来两个问题:A、需要增加外部电路对总线信号进行复用解耦,例如:地址锁存器。B、总线速度相对非复用总线系统低。两类总线通信协议:同步方式、异步方式。对总线仲裁问题的解决是以优先级(优先权)的概念为基础。八、电平转换电路数字集成电路可以分为两大类:双极型集成电路(TTL)、金属氧化物半导体(MOS)。CMOS电路由于其静态功耗极低,工作速度较高,抗干扰能力较强,被广泛使用。解决TTL与CMOS电路接口困难的办法是在TTL电路输出端与电源之间接一上拉电阻R,上拉电阻R的取值由TTL的高电平输出漏电流IOH来决定,不同系列的TTL应选用不同的R值。九、嵌入式系统中信息表示与运算基础进位计数制与转换:这样比较简单,也应该掌握怎么样进行换算,有出题的可能。计算机中数的表示:源码、反码与补码。正数的反码与源码相同,负数的反码为该数的源码除符号位外按位取反。正数的补码与源码相同,负数的补码为该数的反码加一。例如-98的源码:11100010B反码:10011101B补码:10011110B定点表示法:数的小数点的位置人为约定固定不变。浮点表示法:数的小数点位置是浮动的,它由尾数部分和阶数部分组成。任意一个二进制N总可以写成:N=2P×S。S为尾数,P为阶数。汉字表示法,搞清楚GB2318-80中国标码和机内码的变换。语音编码中波形量化参数(可能会出简单的计算题目哦)采样频率:一秒内采样的次数,反映了采样点之间的间隔大小。人耳的听觉上限是20kHz,因此40kHz以上的采样频率足以使人满意。CD唱片采用的采样频率是44.1kHz。测量精度:样本的量化等级,目前标准采样量级有8位和16位两种。声道数:单声道和立体声双道。立体声需要两倍的存储空间。十、差错控制编码根据码组的功能,可以分为检错码和纠错码两类。检错码是指能自动发现差错的码,例如奇偶检验码;纠错码是指不仅能发现差错而且能自动纠正差错的码,例如循环冗余校验码。奇偶检验码、海明码、循环冗余校验码(CRC)。十一、嵌入式系统的度量项目性能指标:分为部件性能指标和综合性能指标,主要包括:吞吐率、实时性和各种利用率。可靠性与安全性可靠性是嵌入式系统最重要、最突出的基本要求,是一个嵌入式系统能正常工作的保证,一般用平均故障间隔时间MTBF来度量。可维护性:一般用平均修复时间MTTR表示。可用性功耗环境适应性通用性安全性保密性可扩展性性价比中的价格,除了直接购买嵌入式系统的价格外,还应包含安装费用、若干年的运行维修费用和软件租用费。嵌入式系统的评价方法:测量法和模型法测量法是最直接最基本的方法,需要解决两个问题:A、根据研究的目的,确定要测量的系统参数。B、选择测量的工具和方式。测量的方式有两种:采样方式和事件跟踪方式。模型法分为分析模型法和模拟模型法。分析模型法是用一些数学方程去刻画系统的模型,而模拟模型法是用模拟程序的运行去动态表达嵌入式系统的状态,而进行系统统计分析,得出性能指标。分析模型法中使用最多的是排队模型,它包括三个部分:输入流、排队规则和服务机构。使用模型对系统进行评价需要解决3个问题:设计模型、解模型、校准和证实模型。十二、接口技术Flash存储器(1)Flash存储器是一种非易失性存储器,根据结构的不同可以将其分为NOR Flash和NAND Flash两种。(2)Flash存储器的特点:A、区块结构:在物理上分成若干个区块,区块之间相互独立。B、先擦后写:Flash的写操作只能将数据位从1写成0,不能从0写成1,所以在对存储器进行写入之前必须先执行擦除操作,将预写入的数据位初始化为1。擦除操作的最小单位是一个区块,而不是单个字节。C、操作指令:执行写操作,它必须输入一串特殊指令(NOR Flash)或者完成一段时序(NAND Flash)才能将数据写入。D、位反转:由于Flash的固有特性,在读写过程中偶尔会产生一位或几位的数据错E、坏块:区块一旦损坏,将无法进行修复。对已损坏的区块操作其结果不可预测。(3)NOR Flash的特点:应用程序可以直接在闪存内运行,不需要再把代码读到系统RAM中运行。NOR Flash的传输效率很高,在1MB~4MB的小容量时具有很高的成本效益,但是很低的写入和擦除速度大大影响了它的性能。(4)NAND Flash的特点能够提高极高的密度单元,可以达到高存储密度,并且写入和擦除的速度也很快,这也是为何所有的U盘都使用NAND Flash作为存储介质的原因。应用NAND Flash的困难在于闪存需要特殊的系统接口。(5)NOR Flash与NAND Flash的区别:A、NOR Flash的读速度比NAND Flash稍快一些。B、NAND Flash的擦除和写入速度比NOR Flash快很多C、NAND Flash的随机读取能力差,适合大量数据的连续读取。D、NOR Flash带有SRAM接口,有足够的地址引进来寻址,可以很容易地存取其内部的每一个字节。NAND Flash的地址、数据和命令共用8位总线(有写公司的产品使用16位),每次读写都要使用复杂的I/O接口串行地存取数据。E、NOR Flash的容量一般较小,通常在1MB~8MB之间;NAND Flash只用在8MB以上的产品中。因此,NOR Flash只要应用在代码存储介质中,NAND Flash适用于资料存储。F、NAND Flash中每个块的最大擦写次数是一百万次,而NOR Flash是十万次。G、NOR Flash可以像其他内存那样连接,非常直接地使用,并可以在上面直接运行代码;NAND Flash需要特殊的I/O接口,在使用的时候,必须先写入驱动程序,才能继续执行其他操作。因为设计师绝不能向坏块写入,这就意味着在NAND Flash上自始至终必须进行虚拟映像。H、NOR Flash用于对数据可靠性要求较高的代码存储、通信产品、网络处理等领域,被成为代码闪存;NAND Flash则用于对存储容量要求较高的MP3、存储卡、U盘等领域,被成为数据闪存。2、RAM存储器(1)SRAM的特点:SRAM表示静态随机存取存储器,只要供电它就会保持一个值,它没有刷新周期,由触发器构成基本单元,集成度低,每个SRAM存储单元由6个晶体管组成,因此其成本较高。它具有较高速率,常用于高速缓冲存储器。通常SRAM有4种引脚:CE:片选信号,低电平有效。R/W:读写控制信号。ADDRESS:一组地址线。DATA:用于数据传输的一组双向信号线。(2)DRAM的特点:DRAM表示动态随机存取存储器。这是一种以电荷形式进行存储的半导体存储器。它的每个存储单元由一个晶体管和一个电容器组成,数据存储在电容器中。电容器会由于漏电而导致电荷丢失,因而DRAM器件是不稳定的。它必须有规律地进行刷新,从而将数据保存在存储器中。DRAM的接口比较复杂,通常有一下引脚:CE:片选信号,低电平有效。R/W:读写控制信号。RAS:行地址选通信号,通常接地址的高位部分。CAS:列地址选通信号,通常接地址的低位部分。ADDRESS:一组地址线。DATA:用于数据传输的一组双向信号线。(3)SDRAM的特点:SDRAM表示同步动态随机存取存储器。同步是指内存工作需要同步时钟,内部的命令发送与数据的传输都以它为基准;动态是指存储器阵列需要不断的刷新来保证数据不丢失。它通常只能工作在133MHz的主频。(4)DDRAM的特点DDRAM表示双倍速率同步动态随机存取存储器,也称DDR。DDRAM是基于SDRAM技术的,SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传输两次次数据,它能够在时钟的上升期和下降期各传输一次数据。在133MHz的主频下,DDR内存带宽可以达到133×64b/8×2=2.1GB/s。3、硬盘、光盘、CF卡、SD卡4、GPIO原理与结构GPIO是I/O的最基本形式,它是一组输入引脚或输出引脚。有些GPIO引脚能够加以编程改变工作方向,通常有两个控制寄存器:数据寄存器和数据方向寄存器。数据方向寄存器设置端口的方向。如果将引脚设置为输出,那么数据寄存器将控制着该引脚状态。若将引脚设置为输入,则此输入引脚的状态由引脚上的逻辑电路层来实现对它的控制。5、A/D接口(1)A/D转换器是把电模拟量转换为数字量的电路。实现A/D转换的方法有很多,常用的方法有计数法、双积分法和逐次逼进法。(2)计数式A/D转换法其电路主要部件包括:比较器、计数器、D/A转换器和标准电压源。其工作原理简单来说就是,有一个计数器,从0开始进行加1计数,每进行一次加1,该数值作为D/A转换器的输入,其产生一个比较电压VO与输入模拟电压VIN进行比较。如果VO小于VIN则继续进行加1计数,直到VO大于VIN,这时计数器的累加数值就是A/D转换器的输出值。这种转换方式的特点是简单,但是速度比较慢,特别是模拟电压较高时,转换速度更慢。例如对于一个8位A/D转换器,若输入模拟量为最大值,计数器要从0开始计数到255,做255次D/A转换和电压比较的工作,才能完成转换。(3)双积分式A/D转换法其电路主要部件包括:积分器、比较器、计数器和标准电压源。其工作原理是,首先电路对输入待测电压进行固定时间的积分,然后换为标准电压进行固定斜率的反向积分,反向积分进行到一定时间,便返回起始值。由于使用固定斜率,对标准电压进行反向积分的时间正比于输入模拟电压值,输入模拟电压越大,反向积分回到起始值的时间越长。只要用标准的高频时钟脉冲测定反向积分花费的时间,就可以得到相应于输入模拟电压的数字量,也就完成了A/D转换。其特点是,具有很强的抗工频干扰能力,转换精度高,但转换速度慢,通常转换频率小于10Hz,主要用于数字式测试仪表、温度测量等方面。(4)逐次逼近式A/D转换法其电路主要部件包括:比较器、D/A转换器、逐次逼近寄存器和基准电压源。其工作原理是,实质上就是对分搜索法,和平时天平的使用原理一样。在进行A/D转换时,由D/A转换器从高位到低位逐位增加转换位数,产生不同的输出电压,把输入电压与输出电压进行比较而实现。首先使最高位为1,这相当于取出基准电压的1/2与输入电压比较,如果在输入电压小于1/2的基准电压,则最高位置0,反之置1。之后,次高位置1,相当于在1/2的范围中再作对分搜索,以此类推,逐次逼近。其特点是,速度快,转换精度高,对N位A/D转换器只需要M个时钟脉冲即可完成,一般可用于测量几十到几百微秒的过渡过程的变化,是目前应用最普遍的转换方法。(5)A/D转换的重要指标(有可能考一些简单的计算)A、分辨率:反映A/D转换器对输入微小变化响应的能力,通常用数字输出最低位(LSB)所对应的模拟电压的电平值表示。n位A/D转换器能反映1/2n满量程的模拟输入电平。B、量程:所能转换的模拟输入电压范围,分为单极性和双极性两种类型。C、转换时间:完成一次A/D转换所需要的时间,其倒数为转换速率。D、精度:精度与分辨率是两个不同的概念,即使分辨率很高,也可能由于温漂、线性度等原因使其精度不够高。精度有绝对精度和相对精度两种表示方法。通常用数字量的最低有效位LSB的分数值来表示绝对精度,用其模拟电压满量程的百分比来表示相对精度。例如,满量程10V,10位A/D芯片,若其绝对精度为±1/2LSB,则其最小有效位LSB的量化单位为:10/1024=9.77mv,其绝对精度为9.77mv/2=4.88mv,相对精度为:0.048%。6、D/A接口基本(1)D/A转换器使将数字量转换为模拟量。(2)在集成电路中,通常采用T型网络实现将数字量转换为模拟电流,再由运算放大器将模拟电路转换为模拟电压。进行D/A转换实际上需要上面的两个环节。(3)D/A转换器的分类:A、电压输出型:常作为高速D/A转换器。B、电流输出型:一般外接运算放大器使用。C、乘算型:可用作调制器和使输入信号数字化地衰减。(4)D/A转换器的主要指标:分辨率、建立时间、线性度、转换精度、温度系数。7、键盘接口(1)键盘的两种形式:线性键盘和矩阵键盘。(2)识别键盘上的闭合键通常有两种方法:行扫描法和行反转法。(3)行扫描法是矩阵键盘按键常用的识别方法,此方法分为两步进行:A、识别键盘哪一列的键被按下:让所有行线均为低电平,查询各列线电平是否为低,如果有列线为低,则说明该列有按键被按下,否则说明无按键按下。B、如果某列有按键按下,识别键盘是哪一行按下:逐行置低电平,并置其余各行为高电平,查询各列的变化,如果列电平变为低电平,则可确定此行此列交叉点处按键被按下。8、显示接口LCD的基本原理是,通过给不同的液晶单元供电,控制其光线的通过与否,从而达到显示的目的。LCD的光源提供方式有两种:投射式和反射式。笔记本电脑的LCD显示器为投射式,屏的背后有一个光源,因此外界环境可以不需要光源。一般微控制器上使用的LCD为反射式,需要外界提供电源,靠反射光来工作。电致发光(EL)是液晶屏提供光源的一种方式。按照液晶驱动方式分类,常见的LCD可以分为三类:扭转向列类(TN)、超扭曲向列型(STN)和薄膜晶体管型(TFT)。市面上出售的LCD有两种类型:带有驱动电路的LCD显示模块,只要总线方式驱动;没有驱动电路的LCD显示器,使用控制器扫描方式。通常,LCD控制器工作的时候,通过DMA请求总线,直接通过SDRAM控制器读取SDRAM中指定地址(显示缓冲区)的数据,此数据经过LCD控制器转换成液晶屏扫描数据格式,直接驱动液晶显示器。VGA接口本质上是一个模拟接口,一般都采用统一的15引脚接口,包括2个NC信号、3根显示器数据总线、5个GND信号、3个RGB色彩分量、1个行同步信号和1个场同步信号。其色彩分量采用的电平标准为EIA定义的RS343标准。9、触摸屏接口(1)按工作原理分,触摸屏可以分为:表面声波屏、电容屏、电阻屏和红外屏几种。(2)触摸屏的控制采用专业芯片,例如ADS7843。10、音频接口(1)基本原理:麦克风输入的数据经音频编解码器解码完成A/D转换,解码后的音频数据通过音频控制器送入DSP或CPU进行相应的处理,然后数据经音频控制器发送给音频编码器,经编码D/A转换后由扬声器输出。(2)数字音频的格式有多种,最常用的是下面三种:A、采用数字音频(PCM):是CD或DVD采用的数据格式。其采样频率为44.1kHz。精度为16位时,PCM音频数据速率为1.41Mb/s;精度为32位时为2.42 Mb/s。一张700MB的CD可以保存大约60分钟的16位PCM数据格式的音乐。B、MPEG层3音频(MP3):MP3播放器采用的音频格式。立体声MP3数据速率为112kb/s至128kb/s。C、ATSC数字音频压缩标准(AC3):数字TV、HDTV和电影数字音频编码标准,立体声AC3编码后的数据速率为192kb/s。(3)IIS是音频数据的编码或解码常用的串行音频数字接口。IIS总线只处理声音数据,其他控制信号等则需要单独传输。IIS使用了3根串行总线:数据线SD、字段选择线WS、时钟信号线SCK。(4)当接收方和发送方的数据字段宽度不一样时,发送方不考虑接收方的数据字段宽度。如果发送方发送的数据字段小于系统字段宽度,就在低位补0;如果发送方的数据宽度大于接收方的宽度,则超过LSB的部分被截断。字段选择WS用来选择左右声道,WS=0表示选择左声道;WS=1表示选择右声道。此外,WS能让接收设备存储前一个字节,并准备接收下一个字节。11、串行接口(1)串行通信是指,使数据一位一位地进行传输而实现的通信。与并行通信相比,串行通信具有传输线少、成本低等优点,特别适合远距离传送;缺点使速度慢。(2)串行数据传送有3种基本的通信模式:单工、半双工、全双工。(3)串行通信在信息格式上可以分为2种方式:同步通信和异步通信。A、异步传输:把每个字符当作独立的信息来传输,并按照一固定且预定的时序传送,但在字符之间却取决于字符与字符的任意时序。异步通信时,字符是一帧一帧传送的,每帧字符的传送靠起始位来同步。一帧数据的各个代码间间隔是固定的,而相邻两帧数据其时间间隔是不固定的。B、同步传输:同步方式不仅在字符之间是同步的,而且在字符与字符之间的时序仍然是同步的,即同步方式是将许多字符******成一字符块后,在每块信息之前要加上1~2个同步字符,字符块之后再加入适当的错误检测数据才传送出去。(4)异步通信必须遵循3项规定:A、字符格式:起始位+数据+校验位+停止位(检验位可无),低位先传送。B、波特率:每秒传送的位数。C、校验位:奇偶检验。a、奇校验:要使字符加上校验位有奇数个“1”。b、偶检验:要使字符加上校验位有偶数个“1”。(5)RS-232C的电气特性:负逻辑。A、在TxD和RxD上:逻辑1为-3V~-15V,逻辑0为3V~15V。B、在TES、CTS、DTR、DCD等控制线上:信号有效(ON状态)为3V~15V、信号无效(OFF状态)为-3V~-15V(6)TTL标准与RS-232C标准之间的电平转换利用集成芯片RS232实现。(7)RS-422串行通信接口A、RS-422是一种单机发送、多机接收的单向、平衡传输规范,传输速率可达10Mb/s。B、RS-422采用差分传输方式,也称做平衡传输,使用一对双绞线。C、RS-422需要一终端电阻,要求其阻值约等于传输电缆的特性阻抗。(8)RS-485串行总线接口A、RS-485是在RS-422的基础上建立的标准,增加了多点、双向通信能力,通信距离可为几十米到上千米。B、RS-485收发器采用平衡发送和差分接收,具有抑制共模干扰的能力。C、RS-485需要两个终端电阻。在近距离(300m一下)传输可不需要终端电阻。12、并行接口并行接口的数据传输率比串行接口快8倍,标准并行接口的数据传输率为1Mb/s,一般用来连接打印机、扫描仪等,所以又称打印口。并行接口可以分为SPP(标准并口)、EPP(增强型并口)和ECP(扩展型并口)。并行总线分为标准和非标准两类。常用的并行标准总线有IEEE 488总线和ANSI SCSI总线。MXI总线是一种高性能非标准的通用多用户并行总线。13、PCI接口PCI总线是地址、数据多路复用的高性能32位和64位总线,是微处理器与外围控制部件、外围附加板之间的互连机构。从数据宽度上看,PCI定义了32位数据总线,且可扩展为64位。从总线速度上分,有33MHz和66MHz两种。与ISA总线相比,PCI总线的地址总线与数据总线分时复用,支持即插即用、中断共享等功能。14、USB接口(1)USB总线的主要特点:A、使用简单,即插即用。B、每个USB系统中都有主机,这个USB网络中最多可以连接127个设备。C、应用范围广,支持多个设备同时操作。D、低成本的电缆和连接器,使用统一的4引脚插头。E、较强的纠错能力。F、较低的协议开销带来了高的总线性能,且适合于低成本外设的开发。G、支持主机与设备之间的多数据流和多消息流传输,且支持同步和异步传输类型。H、总线供电,能为设备提供5V/100mA的供电。(2)USB系统由3部分来描述:USB主机、USB设备和USB互连。(3)USB总线支持的数据传输率有3种:高速信令位传输率为480Mb/s;全速信令位传输率为12Mb/s;全速信令位传输率为1.5Mb/s。(4)USB总线电缆有4根线:一对双绞信号线和一对电源线。(5)USB是一种查询总线,由主控制器启动所有的数据传输。USB上所挂接的外设通过由主机调度的、基于令牌的协议来共享USB带宽。(6)大部分总线事务涉及3个包的传输:A、令牌包:指示总线上要执行什么事务,欲寻址的USB设备及数据传送方向。B、数据包:传输数据或指示它没有数据要传输。C、握手包:指示传输是否成功。(7)主机与设备端点之间的USB数据传输模型被称作管道。管道有两种类型:流和消息。消息数据具有USB定义的结构,而数据流没有。(8)事务调度表允许对某些流管道进行流量控制,在硬件级,通过使用NAK(否认)握手信号来调节数据传输率,以防止缓冲区上溢或下溢产生。(9)USB设备最大的特点是即插即用。(10)工作原理:USB设备插入USB端点时,主机都通过默认地址0与设备的端点0进行通信。在这个过程中,主机发出一系列试图得到描述符的标准请求,通过这些请求,主机得到所有感兴趣的设备信息,从而知道了设备的情况以及该如何与设备通信。随后主机通过发出Set Address请求为设备设置一个唯一的地址。以后主机就通过为设备设置好的地址与设备通信,而不再使用默认地址0。15、SPI接口SPI是一个同步协议接口,所有的传输都参照一个共同的时钟,这个同步时钟有主机产生,接收数据的外设使用时钟来对串行比特流的接收进行同步化。在多个设备连接到主机的同一个SPI接口时,主机通过从设备的片选引脚来选择。SPI主要使用4个信号:主机输出/从机输入(MOSI),主机输入/从机输出(MISO)、串行时钟SCLK和外设片选CS。主机和外设都包含一个串行移位寄存器,主机通过向它的SPI串行寄存器写入一个字节来发起一次数据传输。寄存器通过MOSI信号线将字节传送给外设,外设也将自己移位寄存器中的内容通过MISO信号线返回给主机,这样,两个移位寄存器中的内容就被交换了。外设的写操作和读操作时同步完成的,因此SPI成为一个很有效的协议。如果只是进行写操作,主机只需忽略收到的字节;反过来,如果主机要读取外设的一个字节,就必须发送一个空字节来引发从机的传输。16、IIC接口IIC总线是具备总线仲裁和高低速设备同步等功能的高性能多主机总线。IIC总线上需要两条线:串行数据线SDA和串行时钟线SCL。总线上的每个器件都有唯一的地址以供识别,而且各器件都可以作为一个发送器或者接收器(由器件的功能决定)。IIC总线有4种操作模式:主发送、主接收、从发送、从接收。IIC在传送数据过程******有3种类型信号:A、开始信号:SCL为低电平时,SDA由高向低跳变。B、结束信号:SCL为低电平时,SDA由低向高跳变。C、应答信号:接收方在收到8位数据后,在第9个脉冲向发送方发出特点的低电平。主器件发送一个开始信号后,它还会立即送出一个从地址,来通知将与它进行数据通信的从器件。1个字节的地址包括7位地址信息和1位传输方向指示位,如果第7位为0,表示要进行一个写操作,如果为1,表示要进行一个读操作。SDA线上传输的每个字节长度都是8位,每次传输种字节的数量没有限制的。在开始信号后面的第一个字节是地址域,之后每个传输字节后面都有一个应答位(ACK),传输中串行数据的MSB(字节高位)首先发送。如果数据接收方无法再接收更多的数据,它可以通过将SCL保持低电平来中断传输,这样可以迫使数据发送方等待,直到SCL被重新释放。这样可以达到高低速设备同步。IIC总线的工作过程:SDA和SCL都是双向的。空闲的时候,SDA和SCL都是高电平,只有SDA变为低电平,接着SCL再变为低电平,IIC总线的数据传输才开始。SDA线上被传输的每一位在SCL的上升沿被采样,该位必须一直保持有效到SCL再次变为低电平,然后SDA就在SCL再次变为高电平之前传输下一个位。最后,SCL变回高电平,接着SDA也变为高电平,表示数据传输结束。17、以太网接口最常用的以太网协议是IEEE802.3标准。传输编码(06和07年都有******):曼彻斯特编码和差分曼彻斯特编码。A、曼彻斯特编码:每位中间有一个电平跳变,从高到底的跳变表示“0”,从低到高的跳变表示为“1”。B、差分曼彻斯特编码:每位中间有一个电平跳变,利用每个码元开始时有无跳变来表示“0”或“1”,有跳变为“0”,无跳变为“1”。相比之下,曼彻斯特编码编码简单,差分曼彻斯特编码提供更好的噪声抑制性能。以太网数据传输特点:A、所有数据位的传输由低位开始,传输的位流时用曼彻斯特编码。B、以太网是基于冲突检测的总线复用方法,由硬件自动执行。C、传输的数据长度,目的地址DA+源地址SA+类型字段TYPE+数据段DATA+填充位PAD,最小为60B,最大为1514B。D、通常以太网卡可以接收3种地址的数据:广播地址、多播地址、自己的地址。E、任何两个网卡的物理地址都不一样,是世界上唯一的,网卡地址由专门机构分配。嵌入式以太网接口有两种实现方法:A、嵌入式处理器+网卡芯片(例如:RTL8019AS、CS8900等)B、带有以太网接口的处理器。TCP/IP是一个分层协议,分为:物理层、数据链路层、网络层、传输层和应用层。每层实现一个明确的功能,对应一个或几个传输协议,每层相对于它的下层都作为一个独立的数据包来实现。每层上的协议如下:A、应用层:BSD套接字。B、传输层:TCP、UDP。C、网络层:IP、ARP、ICMP、IGMPD、数据链路层:IEEE802.3 Ethernet MACE、物理层:二进制比特流。ARP(地址解析协议)A、网络层用32位的地址来标识不同的主机(即IP地址),而链路层使用48位的物理地址(MAC)来标识不同的以太网或令牌网接口。B、ARP功能:实现从IP地址到对应物理地址的转换。ICMP(网络控制报文协议)A、IP层用它来与其他主机或路由器交换错误报文和其他重要控制信息。B、ICMP报文是在IP数据包内被传输的。C、网络诊断工具ping和traceroute其实就是ICMP协议。IP(网际协议)A、IP工作在网络层,是TCP/IP协议族中最为核心的协议。B、所有的TCP、UDP、ICMP及IGMP数据都以IP数据包格式传输。C、TTL(生存时间字段):指定了IP数据包的生存时间(数据包可以经过的路由器数)。D、IP提供不可靠、无连接的数据包传送服务,高效、灵活。a、不可靠:它不能保证数据包能成功到达目的地,任何要求的可靠性必须由上层来提供(如TCP)。如果发生某种错误,IP有一个简单的错误处理算法--丢弃该数据包,然后发送ICMP消息报给信源端。b、无连接:IP不维护任何关于后续数据包的状态信息。每个数据包的处理都是相互独立的。IP数据包可以不按顺序接收,(10)TCP(传输控制协议)TCP协议是一个面向连接的可靠的传输层协议,它为两台主机提供高可靠性的端到端数据通信。(11)UDP(用户数据包协议)UDP协议是一种无连接不可靠的传输层协议,它不保证数据包能到达目的地,可靠性有应用层来提供。UDP协议开销少,和TCP相比更适合于应用在低端的嵌入式领域中。(12)端口:TCP和UDP采用16位端口号来识别上层的用户,即应用层协议,例如FTP服务的TCP端口号都是21,Telnet服务的TCP端口号都是23,TFTP服务的UDP端口号都是69。18、CAN总线接口CAN(Control Area Network,控制器局域网)总线是一种多主方式的串行通信总线,是国际上应用最广泛的现场总线之一,最初被用于汽车环境中的电子控制网络。一个CAN总线构成的单一网络中,理想情况下可以挂接任意多个节点,实际应用中节点数据受网络硬件的电气特性所限制。总线信号使用差分电压传送。两条信号线被称为CAN_H和CAN_L,静态是均为2.5V左右,此时状态表示逻辑1,也可以叫做“隐性”。用CAN_H比CAN_L高表示逻辑0,称为“显性”,此时,通常电压值为CAN_H=3.5V和CAN_L=1.5V。当“显性”和“隐性”位同时发送的时候,最后总线数值将为“显性”这种特性为CAN总线的仲裁奠定了基础。CAN总线的一个位时间可以分成4个部分:同步段、传播时间段、相位缓冲段1和相位缓冲段2。CAN总线的数据帧有两种格式:标准格式和扩展格式。包括:帧起始、仲裁场、控制场、数据场、CRC场、ACK场和帧结束。CAN总线硬件接口包括:CAN总线控制器和CAN收发器。CAN控制器主要完成时序逻辑转换等工作,例如菲利普的SJA1000。CAN收发器是CAN总线的物理层芯片,实现TTL电平到CAN总线电平特性的转换,例如TJA1050。19、xDSL接口xDSL(数字用户线路)技术是,在现有用户电话线两侧同时接入专用的DSL调制解调设备,在用户线上利用数字数字信号高频带宽较宽的特性直接采用数字信号传输,省去中间的A/D转换,突破了模拟信号传输极限速率为56KB/s的闲置。DSL技术主要分为对称和非对称两大类。对成xDSL更适合于企业点对点连接应用,例如文件传输、视频会议等收发数据量大致相同的工作。ASDL是近年发展的另一种宽带接入技术,是利用双绞铜线向用户提供两个方向上速率不对称的宽带信息业务。ADSL在一对电话线上同时传送一路高速下行数据、一路较低速率上行数据、一路模拟电话。各信号之间采用频分复用方式占用不同频带,低频段传送话音;中间窄频带传送上行信道数据及控制信息;其余高频段传送下行信道数据、图像或高速数据。20、WLAN接口WLAN(Wireless Local Area Network)是利用无线通信技术在一定的局部范围内建立的,是计算机网络与无线通信技术相结合的产物,它以无线多址通道作为传输媒介,提供有线局域网的功能。WLAN的标准:主要是针对物理层和媒质访问控制层(MAC层),涉及到所有使用的无线频率范围、控制接口通信协议等技术规范与技术标准。A、IEEE 802.11:定义了物理层和MAC层规范,工作在2.4~2.4835GHz频段,最高速率为2Mb/s,是IEEE最初制定的一个无线局域网标准。B、IEEE 802.11b:工作在2.4~2.4835GHz频段,最高速率为11Mb/s,传输距离50~150inch。采用点对点模式和基本模式两种运行模式。在数据传输速率方面可以根据实际情况在11Mb/s、5.5Mb/s、2 Mb/s、1 Mb/s的不同速率间自动切换。C、IEEE 802.11a:工作在5.15~8.825GHz频段,最高速率为54Mb/s/72Mb/s,传输距离10~100m。D、IEEE 802.11g:混合标准,拥有EEE 802.11a的传输速率,安全性较EEE 802.11b好,采用两种调制方式,做到与EEE 802.11a和EEE 802.11b兼容。WLAN有两种网络类型:对等网络和基础机构网络。21、蓝牙接口蓝牙技术的目的:使特定的移动电话、便鞋式电脑以及各种便携通信设备的主机之间近距离内实现无缝的资源共享。蓝牙技术的实质内容是要建立通用的无线空中接口及其控制软件的公开标准。其工作频段为全球通用的2.4GHz ISM(即工业、科学、医学)频段,其数据传输速率为1Mb/s,采用时分双工方案来实现全双工传输,其理想的连接范围为10cm~10m。蓝牙基带协议是电路交换和分组交换的结合。蓝牙技术特点:A、传输距离短,工作距离在10m以内。B、采用跳频扩频技术。C、采用时分复用多路访问技术,有效地避免了“碰撞”和“隐藏终端”等问题。D、网络技术。E、语言支持。F、纠错技术,其采用的是FEC(前向纠错)方案。蓝牙接口由3大单元组成:无线单元、基带单元、链路管理与控制单元。22、1394接口1394作为一种标准总线,可以在不同的工业设备之间架起一座沟通的桥梁,在一条总线上可以接入63个设备。IEEE 1394的特点:A、支持多种总线速度,适应不同应用要求。B、即插即用,支持热插拔。C、支持同步和异步两种传输方式。D、支持点到点通信模式,IEEE 1394是多主总线。E、遵循ANSI IEEE 1212控制及状态寄存器(CSR)标准,定义了64位的地址空间,可寻址1024条总线的63个节点,每个节点可包含256TB的内存空间。F、支持较远距离的传输。G、支持公平仲裁原则,为每一种传输方式保证足够的传输带宽。H、六线电缆具有电源线,可传输8~40V的直流电压。IEEE 1394的协议栈由3层组成:物理层、链路层和事务层,例外还有一个管理层。物理层和链路层由硬件构成,而事务层主要由软件实现。A、物理层提供IEEE 1394的电气和机械接口,功能是重组字节流并将它们发送到目的节点上去。B、链路层提供了给事务层确认的数据服务,包括:寻址、数据组帧和数据校验。C、事务层为应用提供服务。D、管理层定义了一个管理节点所使用的所有协议、服务以及进程。23、电源接口DC-DC转换器有三种类型:A、线性稳压器:产生较输入电压低的电压。B、开关稳压器:能升高电压、降低电压或翻转输入电压。C、充电泵:可以升高、降低或翻转输入电压,但电流驱动能力有限。任何变压器的转换过程都不具有100%的效率,稳压器本省也使用电流(静态电流),这个电流来自输入电流。静态电流越大,稳压器功耗越大。线性稳压器输入输出使用退耦电容来过滤,电容除了有助于平稳电压以外,还有利于去除电源中的瞬间短时脉冲波形干扰。电压与功耗之间的平方关系意味着理想高效的方法是在要求较低电压的较低时钟速率上执行代码,而不是先以最高的时钟速率执行代码然后再转为空闲休眠。电源通常被认为是整个系统的“心脏”,绝大多数电子设备50%~80%的节能潜力在于电源系统,研制开发新型开关电源是节能的主要举措之一。降低功耗的设计技术:A、采用低功耗器件,例如选用CMOS电路芯片。B、采用高集成度专用器件,外部设备的选择也要尽量支持低功耗设计。C、动态调整处理器的时钟频率和电压,在允许的情况下尽量使用低频率器件。D、利用“节电”工作方式。E、合理处理器件空余引脚:a、大多数数字电路的输出端在输出低电平时,其功耗远远大于输出高电平时的功耗,设计时应该注意控制低电平的输出时间,闲置时使其处于高电平输出状态。b、多余的非门、与非门的输入端应接低电平,多余的与门、或门的输入端应接高电平。c、ROM或RAM及其他有片选信号的器件,不要将“片选”引脚直接接地,避免器件长F、实现电源管理,设计外部器件电源控制电路,控制“耗电大户”的供电情况。

  • 2018-01-22
  • 发表了日志: 通用总线仿真测试系统

TA暂时无记录哦~

最近访客

< 1/1 >

统计信息

已有32人来访过

  • 芯币:221
  • 好友:2
  • 主题:12
  • 回复:1
  • 课时:--
  • 资源:--

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言