LegendNing

  • 2020-11-24
  • 回复了主题帖: 《设计与验证:Verilog HDL》PDF及光盘全套 入门不错的书!

                                                    呵呵!谢谢楼主分享!下载学习一下                        

  • 2020-11-21
  • 回复了主题帖: 【推荐】Quartus II使用、编程及下载教程---适合小白入门的专业超级详细教程

    LZ讲的很详细,大家多学一学

  • 回复了主题帖: 有奖直播:英飞凌 MERUS™ D 类音频放大器的多电平技术及其优势 直播资料合集

    通过关注EEWORLD,我可以看到好多信息,而且还有许多的行业资讯、电子趣闻、技术干货、精彩活动……尽可掌握~,增长率很多知识,哈哈哈

  • 回复了主题帖: 深入了解阻抗匹配知多少?

    阻抗匹配的方法主要有两个,一是改变组抗力,二是调整传输线。 改变阻抗力就是通过电容、电感与负载的串并联调整负载阻抗值,以达到源和负载阻抗匹配。 调整传输线是加长源和负载间的距离,配合电容和电感把阻抗力调整为零。此时信号不会发生发射,能量都能被负载吸收。高速PCB布线中,一般把数字信号的走线阻抗设计为50欧姆。一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线(差分)为85-100欧姆。

  • 回复了主题帖: 超宽带真的可以帮各行各业返工复产吗?

    超宽带(UWB)在早期被用来应用在近距离高速数据传输,近年来国外开始利用其亚纳秒级超窄脉冲来做近距离精确室内定位。疫情肯定大有可为。

  • 回复了主题帖: 大家有没有使用过 YU4215的芯片,贴片SO-8封装的

    没有使用过 YU4215的芯片。 没有使用过贴片SO-8封装的。 楼主学的怎么样了?

  • 发表了主题帖: 【推荐】Quartus II使用、编程及下载教程---适合小白入门的专业超级详细教程

    ### **第一步:新建工程**【切记:顶层文件的实体名作为工程名!!!!!】 File =》New Project Wizard...=》选择工程目录,指定工程名及设计入口,不能有中文路径=》添加已有文件,如果新建的工程,则直接跳过=》器件选择,需要与实际用到的器件相同,Family选择Cyclone IV E,Available device这里选择EP4CE6F17C8;=》设置工具,一般直接next跳过;=》信息确认,如果无误则点击Finish完成; **修改默认配置:** Assignments --> Device...--> Device and Pin Option... Unused Pins:未用到引脚选择,As input tri-stated; Valtage 引脚默认电压值,选择 3.3-V LVTTL; **第二步:建立HDL文件** File-=》New...=》Design Files =》 Verilog HDL File内容如下:写代码,**保存文件,名称与之前设置的入口文件相同;(不然会出现报错)**。 ```verilog /* * 功能描述:流水灯演示 */ module demo (     input clk,              // 时钟输入(外部50MHz晶振)     input rst_n,            // 复位按键     output reg [3:0] led    // 4位LED ); // 寄存器定义 reg [31:0] timer;       // 用于定时器计数 // 计时时钟 always @(posedge clk or negedge rst_n) begin     if(~rst_n)         timer

最近访客

< 1/1 >

统计信息

已有2人来访过

  • 芯币:15
  • 好友:--
  • 主题:1
  • 回复:6
  • 课时:--
  • 资源:--

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言