邓长顺

  • 2019-03-22
  • 发表了主题帖: 电子元器件的厂家和商家有质量等级划分吗?,想了解一下行业,求告知

    电子元器件的厂家和商家有质量等级划分吗?,想了解一下行业,求告知

  • 2019-03-08
  • 发表了主题帖: 华强pcb,PCB打样,华强芯城,华强电路板,华强pcb

    春节才刚结束半个月,国内PCB快板市场似乎话题不断。 首先是包括建滔、生益等多家一线板材原料供应商在开年后再度上调原料价格,进一步给下游PCB制造商转移成本压力,引发快板市场行情的小幅波动。   由于今年制造业“寒冬”持续蔓延,国内PCB乃至整个电子产业都在面临人力、成本、供应链等多方压力的“围困”,PCB快板厂商的成本压力整体面临着严峻考验。 而与此同时,国内某PCB快板厂却在近期突然大幅下调双层板价格,一时间打破了市场节奏,引发广泛争议,“价格战”、“搅局挑事”、“自掘坟墓”的声音甚嚣尘上。 据了解,此次突然降价的快板厂是一家名为华强PCB的互联网PCB平台。其将双层板的每平单价下调至300元,降幅约达17%。 通过横向比较珠三角、长三角地区活跃度较高的几家PCB互联网平台,不难发现,同类平台的双层板均价都在330-380元/㎡浮动,所以,华强pcb打出低于同行11%以上的价格,确实有一定“吸睛度”。 但是,在原料涨价潮的风口浪尖上,这家快板厂为何敢“逆潮而上”,公然挑起“价格战”? http://file.elecfans.com/web1/M00/87/88/pIYBAFyBzfCAP1cLAAB7-X8MUTI218.jpg 中国PCB产值全球占比 据网络公开数据显示,生益、建滔以及太阳油墨都为华强PCB的原材料供应商,所以,在这波涨价潮下,该快板厂想要完全独善其身,似乎并不符合商业规则。而目前,终端pcb应用市场已经以多层板、高密度板为主流趋势,普通双层板的应用场景正在逐渐萎缩,变相增加了双层板的单位面积成本。 那么,选择此时大幅下调双层板售价,华强PCB到底有何深层目的?又将带来怎样的广泛影响?我们不妨作下大胆猜测: 中国大陆作为中低端PCB产品的主力输出,不同规模的快板厂总数已超过千家,高度饱和,红海效应已十分明显,随着5G通信、物联网、消费类电子等领域被资本持续看好、中端PCB产业谋求加快转型升级,提升工艺,优化管理的大环境和共识下,新一轮行业洗牌已经悄然上演。 http://file.elecfans.com/web1/M00/87/1C/o4YBAFyBzF6AL0FjAACEOuW5iQM419.jpg 通信设备单/双面板需求占比不足12% http://file.elecfans.com/web1/M00/87/1C/o4YBAFyBzMSAHgbNAABchrTDajw607.jpg 汽车PCB需求占比图 而三月作为PCB快板行业传统的需求旺季,在这个较为敏感的节点,华强PCB选择大幅降价,极有可能会倒逼其他快板厂被动压缩成本空间,调整售价,提前掀起双层板快板市场的降价风暴,在一定程度上,恐将加速快板厂商间的洗牌进程。诚然,对于用户而言,这无疑是巨大的利好消息! http://file.elecfans.com/web1/M00/87/88/pIYBAFyBzTiAdFeaAABhHOCkIvg981.jpg 工控医疗领域 PCB 需求占比 双层板虽然现已不是市场中占绝对主流需求的产品,但仍有较为固定和集中的需求存在,具备一定规模和实力的快板厂即便是逐渐将业务重心往多层板迁移和升级,但现阶段绝无理由放弃双层板这块“蛋糕”,而华强PCB的降价行为,极有可能是为测探其他厂商的反应,为后续自身调整产能做好准备。 当然,可以预见的是,今年随着双层板的价格空间被压缩,供应链优势较弱的小规模PCB厂商在今年恐怕日子会不太好过。 珠三角、长三角等地区相对有较强实力的快板厂商对于华强PCB的降价“挑衅”不太可能置身事外,新一轮“价格、工艺、服务和效率”之间的高强度“拼杀”是否已经在所难免? 行业“神仙打架”的局面是否会越来越频繁? 行业洗牌进程是否会被按下快进键? 双层板的命运到底何去何从? 终端用户能否借此“坐收渔翁之利”? 华强PCB单方面不宣而战!对此,你,怎么看? http://file.elecfans.com/web1/M00/87/88/pIYBAFyBzp2AIeJZAB0DQgVMm_Q136.png

  • 2019-03-07
  • 发表了主题帖: 高速PCB设计指南之一:PCB基本概念

    高速PCB设计指南之一:PCB基本概念 1、“层(Layer) ”的概念与字处理或其它许多软件中为实现图、文、色彩等的嵌套与合成而引入的“层”的概念有所同,Protel的“层”不是虚拟的,而是印刷板材料本身实实在在的各铜箔层。现今,由于电子线路的元件密集安装。防干扰和布线等特殊要求,一些较新的电子产品中所用的印刷板不仅有上下两面供走线,在板的中间还设有能被特殊加工的夹层铜箔,例如,现在的计算机主板所用的印板材料多在4层以上。这些层因加工相对较难而大多用于设置走线较为简单的电源布线层(如软件中的Ground Dever和Power Dever),并常用大面积填充的办法来布线(如软件中的ExternaI P1a11e和Fill)。上下位置的表面层与中间各层需要连通的地方用软件中提到的所谓“过孔(Via)”来沟通。有了以上解释,就不难理解“多层焊盘”和“布线层设置”的有关概念了。举个简单的例子,不少人布线完成,到打印出来时方才发现很多连线的终端都没有焊盘,其实这是自己添加器件库时忽略了“层”的概念,没把自己绘制封装的焊盘特性定义为”多层(Mulii一Layer)的缘故。要提醒的是,一旦选定了所用印板的层数,务必关闭那些未被使用的层,免得惹事生非走弯路。 2、过孔(Via)   为连通各层之间的线路,在各层需要连通的导线的文汇处钻上一个公共孔,这就是过孔。工艺上在过孔的孔壁圆柱面上用化学沉积的方法镀上一层金属,用以连通中间各层需要连通的铜箔,而过孔的上下两面做成普通的焊盘形状,可直接与上下两面的线路相通,也可不连。一般而言,设计线路时对过孔的处理有以下原则: (1) 尽量少用过孔,一旦选用了过孔,务必处理好它与周边各实体的间隙,特别是容易被忽视的中间各层与过孔不相连的线与过孔的间隙,如果是自动布线,可在“过孔数量最小化” ( Via Minimiz8tion)子菜单里选择“on”项来自动解决。 (2) 需要的载流量越大,所需的过孔尺寸越大,如电源层和地层与其它层联接所用的过孔就要大一些。 3、焊盘( Pad)   焊盘是PCB设计中最常接触也是最重要的概念,但初学者却容易忽视它的选择和修正,在设计中千篇一律地使用圆形焊盘。选择元件的焊盘类型要综合考虑该元件的形状、大小、布置形式、振动和受热情况、受力方向等因素。Protel在封装库中给出了一系列不同大小和形状的焊盘,如圆、方、八角、圆方和定位用焊盘等,但有时这还不够用,需要自己编辑。例如,对发热且受力较大、电流较大的焊盘,可自行设计成“泪滴状”,在大家熟悉的彩电PCB的行输出变压器引脚焊盘的设计中,不少厂家正是采用的这种形式。一般而言,自行编辑焊盘时除了以上所讲的以外,还要考虑以下原则:(1)需要在元件引角之间走线时选用长短不对称的焊盘往往事半功倍;(2)形状上长短不一致时要考虑连线宽度与焊盘特定边长的大小差异不能过大; (3)各元件焊盘孔的大小要按元件引脚粗细分别编辑确定,原则是孔的尺寸比引脚直径大0.2- 0.4毫米。 4、丝印层(Overlay)   为方便电路的安装和维修等,在印刷板的上下两表面印刷上所需要的标志图案和文字代号等,例如元件标号和标称值、元件外廓形状和厂家标志、生产日期等等。不少初学者设计丝印层的有关内容时,只注意文字符号放置得整齐美观,忽略了实际制出的PCB效果。他们设计的印板上,字符不是被元件挡住就是侵入了助焊区域被抹赊,还有的把元件标号打在相邻元件上,如此种种的设计都将会给装配和维修带来很大不便。正确的丝印层字符布置原则是:”不出歧义,见缝插针,美观大方”。   5、SMD的特殊性   Protel封装库内有大量SMD封装,即表面焊装器件。这类器件除体积小巧之外的最大特点是单面分布元引脚孔。因此,选用这类器件要定义好器件所在面,以免“丢失引脚(Missing Plns)”。另外,这类元件的有关文字标注只能随元件所在面放置。 6、网格状填充区(External Plane )和填充区(Fill)   正如两者的名字那样,网络状填充区是把大面积的铜箔处理成网状的,填充区仅是完整保留铜箔。初学者设计过程中在计算机上往往看不到二者的区别,实质上,只要你把图面放大后就一目了然了。正是由于平常不容易看出二者的区别,所以使用时更不注意对二者的区分,要强调的是,前者在电路特性上有较强的抑制高频干扰的作用,适用于需做大面积填充的地方,特别是把某些区域当做屏蔽区、分割区或大电流的电源线时尤为合适。后者多用于一般的线端部或转折区等需要小面积填充的地方。 7、各类膜(Mask)    这些膜不仅是PcB制作工艺过程中必不可少的,而且更是元件焊装的必要条件。按“膜”所处的位置及其作用,“膜”可分为元件面(或焊接面)助焊膜(TOp or Bottom 和元件面(或焊接面)阻焊膜(TOp or BottomPaste Mask)两类。 顾名思义,助焊膜是涂于焊盘上,提高可焊性能的一层膜,也就是在绿色板子上比焊盘略大的各浅色圆斑。阻焊膜的情况正好相反,为了使制成的板子适应波峰焊等焊接形式,要求板子上非焊盘处的铜箔不能粘锡,因此在焊盘以外的各部位都要涂覆一层涂料,用于阻止这些部位上锡。可见,这两种膜是一种互补关系。由此讨论,就不难确定菜单中 类似“solder Mask En1argement”等项目的设置了。 8、飞线,飞线有两重含义:    自动布线时供观察用的类似橡皮筋的网络连线,在通过网络表调入元件并做了初步布局后,用“Show 命令就可以看到该布局下的网络连线的交叉状况,不断调整元件的位置使这种交叉最少,以获得最大的自动布线的布通率。这一步很重要,可以说是磨刀不误砍柴功,多花些时间,值!另外,自动布线结束,还有哪些网络尚未布通,也可通过该功能来查找。找出未布通网络之后,可用手工补偿,实在补偿不了就要用到“飞线”的第二层含义,就是在将来的印板上用导线连通这些网络。要交待的是,如果该电路板是大批量自动线生产,可将这种飞线视为0欧阻值、具有统一焊盘间距的电阻元件来进行设计. 来源:华强PCB作者:Levi

  • 2019-03-05
  • 发表了主题帖: SMT了解一下

  • 回复了主题帖: PCB布局时如何摆放及安装去耦电容

    qwqwqw2088 发表于 2019-3-4 14:22 实际的电容就是一个串联谐振电路,其谐振频率为:? 缺公式

  • 2019-03-04
  • 发表了主题帖: PCB布局时如何摆放及安装去耦电容

    本帖最后由 邓长顺 于 2019-3-5 09:53 编辑 PCB布局时如何摆放及安装去耦电容 尖峰电流的形成:   数字电路输出高电平时从电源拉出的电流Ioh和低电平输出时灌入的电流Iol的大小一般是不同的,即:Iol>Ioh。以下图的TTL与非门为例说明尖峰电流的形成:  输出电压如右图(a)所示,理论上电源电流的波形如右图(b),而实际的电源电流保险如右图(c)。由图(c)可以看出在输出由低电平转换到高电平时电源电流有一个短暂而幅度很大的尖峰。尖峰电源电流的波形随所用器件的类型和输出端所接的电容负载而异。   产生尖峰电流的主要原因是:   输出级的T3、T4管短设计内同时导通。在与非门由输出低电平转向高电平的过程中,输入电压的负跳变在T2和T3的基极回路内产生很大的反向驱动电流,由于T3的饱和深度设计得比T2大,反向驱动电流将使T2首先脱离饱和而截止。T2截止后,其集电极电位上升,使T4导通。可是此时T3还未脱离饱和,因此在极短得设计内T3和T4将同时导通,从而产生很大的ic4,使电源电流形成尖峰电流。图中的R4正是为了限制此尖峰电流而设计。  低功耗型TTL门电路中的R4较大,因此其尖峰电流较小。当输入电压由低电平变为高电平时,与非门输出电平由高变低,这时T3、T4也可能同时导通。但当T3开始进入导通时,T4处于放大状态,两管的集-射间电压较大,故所产生的尖峰电流较小,对电源电流产生的影响相对较小。  产生尖峰电流的另一个原因是负载电容的影响。与非门输出端实际上存在负载电容CL,当门的输出由低转换到高时,电源电压由T4对电容CL充电,因此形成尖峰电流。  当与非门的输出由高电平转换到低电平时,电容CL通过T3放电。此时放电电流不通过电源,故CL的放电电流对电源电流无影响。   尖峰电流的抑制方法:   1、在电路板布线上采取措施,使信号线的杂散电容降到最小;  2、 另一种方法是设法降低供电电源的内阻,使尖峰电流不至于引起过大的电源电压波动;  3、 通常的作法是使用去耦电容来滤波,一般是在电路板的电源入口处放  一个1uF~10uF的去耦电容,滤除低频噪声;在电路板内的每一个有源器件的电源和地之间放置一个0.01uF~0.1uF的去耦电容(高频滤波电容),用于滤除高频噪声。滤波的目的是要滤除叠加在电源上的交流干扰,但并不是使用的电容容量越大越好,因为实际的电容并不是理想电容,不具备理想电容的所有特性。  去耦电容的选取可按C=1/F计算,其中F为电路频率,即10MHz取0.1uF,100MHz取0.01uF。一般取0.1~0.01uF均可。  放置在有源器件傍的高频滤波电容的作用有两个,其一是滤除沿电源传导过来的高频干扰,其二是及时补充器件高速工作时所需的尖峰电流。所以电容的放置位置是需要考虑的。  实际的电容由于存在寄生参数,可等效为串联在电容上的电阻和电感,将其称为等效串联电阻(ESR)和等效串联电感(ESL)。这样,实际的电容就是一个串联谐振电路,其谐振频率为:          PCB布局时如何摆放及安装去耦电容   实际的电容在低于Fr的频率呈现容性,而在高于Fr的频率上则呈现感性,所以电容更象是一个带阻滤波器。  10uF的电解电容由于其ESL较大,Fr小于1MHz,对于50Hz这样的低频噪声有较好的滤波效果,对上百兆的高频开关噪声则没有什么作用。  电容的ESR和ESL是由电容的结构和所用的介质决定的,而不是电容量。通过使用更大容量的电容并不能提高抑制高频干扰的能力,同类型的电容,在低于Fr的频率下,大容量的比小容量的阻抗小,但如果频率高于Fr,ESL决定了两者的阻抗不会有什么区别。  电路板上使用过多的大容量电容对于滤除高频干扰并没有什么帮助,特别是使用高频开关电源供电时。另一个问题是,大容量电容过多,增加了上电及热插拔电路板时对电源的冲击,容易引起如电源电压下跌、电路板接插件打火、电路板内电压上升慢等问题。         PCB布局时去耦电容摆放   对于电容的安装,首先要提到的就是安装距离。容值最小的电容,有最高的谐振频率,去耦半径最小,因此放在最靠近芯片的位置。容值稍大些的可以距离稍远,最外层放置容值最大的。但是,所有对该芯片去耦的电容都尽量靠近芯片。  下面就是一个摆放位置的例子。本例中的电容等级大致遵循10倍等级关系。         PCB布局时如何摆放及安装去耦电容   还有一点要注意,在放置时,最好均匀分布在芯片的四周,对每一个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置,一般都是均匀分布在芯片的四个边上的。因此,电压扰动在芯片的四周都存在,去耦也必须对整个芯片所在区域均匀去耦。如果把上图中的680pF电容都放在芯片的上部,由于存在去耦半径问题,那么就不能对芯片下部的电压扰动很好的去耦。   电容的安装   在安装电容时,要从焊盘拉出一小段引出线,然后通过过孔和电源平面连接,接地端也是同样。这样流经电容的电流回路为:电源平面-》过孔-》引出线-》焊盘-》电容-》焊盘-》引出线-》过孔-》地平面,下图直观的显示了电流的回流路径。   PCB布局时如何摆放及安装去耦电容   第一种方法从焊盘引出很长的引出线然后连接过孔,这会引入很大的寄生电感,一定要避免这样做,这是最糟糕的安装方式。  第二种方法在焊盘的两个端点紧邻焊盘打孔,比第一种方法路面积小得多,寄生电感也较小,可以接受。  第三种在焊盘侧面打孔,进一步减小了回路面积,寄生电感比第二种更小,是比较好的方法。  第四种在焊盘两侧都打孔,和第三种方法相比,相当于电容每一端都是通过过孔的并联接入电源平面和地平面,比第三种寄生电感更小,只要空间允许,尽量用这种方法。  最后一种方法在焊盘上直接打孔,寄生电感最小,但是焊接是可能会出现问题,是否使用要看加工能力和方式。  推荐使用第三种和第四种方法。   需要强调一点:有些工程师为了节省空间,有时让多个电容使用公共过孔,任何情况下都不要这样做。最好想办法优化电容组合的设计,减少电容数量。  由于印制线越宽,电感越小,从焊盘到过孔的引出线尽量加宽,如果可能,尽量和焊盘宽度相同。这样即使是0402封装的电容,你也可以使用20mil宽的引出线。引出线和过孔安装如图4所示,注意图中的各种尺寸。 来源:华强PCB作者:Greta

  • 2019-02-27
  • 发表了日志: Proteus ISIS 原理图设计教程。

  • 2019-02-26
  • 发表了主题帖: 华强芯城联手长江连接器, 共探索连接器市场新机遇

    本帖最后由 邓长顺 于 2019-2-26 18:12 编辑 华强芯城联手长江连接器, 共探索连接器市场新机遇 连接器,作为电路中不可或缺的基础性元件之一,应用场景极为广泛。而放眼全球连接器市场,国产连接器也正扮演着愈发重要的角色。 在2019年开年之时,电子元器件目录分销平台华强芯城与本土连接器领军厂商长江连接器有限公司(CJT)顺利达成战略合作。 双方拟深度融合互联网+下的资源优势,共同探索连接器市场和产业发展新机遇。 提到长江连接器(CJT),很多用户都不会陌生,CJT的主力产品涵盖线对板连接器,板对板连接器,线对线连接器等数个品类,大量应用于消费类电子、工业设备、移动通讯等广阔领域,产品覆盖国内外市场。 作为一家本土制造商,CJT深耕连接器产业达20年,以国际品牌为追赶目标,始终用心打磨品质。时至今日,CJT连接器在品质上已经能与众多国际品牌相媲美,再凭借其极宽泛的兼容性、相对更亲民的价格以及快速的交期,在全球市场中成功开辟出一块属于CJT的舞台。 据悉,同作为整个电子产业供应链中的重要一员,华强芯城和长江连接器将在产品推广、品牌营销、产业整合、市场布局、技术交流等多方面进行实质性的深入合作,并且积极践行“互联网+电子产业供应链”环境下,上游原厂、分销电商及终端用户三者之间的高效沟通模式。 华强芯城自2014年成立以来,致力于打造更具价值的本土电子元器件目录分销平台,也始终贯彻推动全球电子产业供应链的不断完善,先后已与近30家上游原厂达成战略合作,形成完善的原厂“联盟”体系。 公开资料显示,当前,华强芯城自营元器件库存型号已达3万,且以5000SKU/月的增长速度持续扩充中。另外,其原厂和代理商入驻的可销售SKU超过1000万种。 而在2019年,华强芯城拟将与更多优秀的国内外原厂展开合作,大力度不断丰富自营产品库存种类,满足日益增长的小批量&样品采购需求。 http://bbs.21ic.com/forum.php?mod=attachment&aid=MTE4NDQ0NnxmY2VhMTY2MHwxNTUxMTc0NzM3fDI3OTk1NDZ8MjYyOTYxOA%3D%3D http://forum.armfly.com/data/attachment/forum/201902/26/120033offxxiiel1kf1iey.png 华强芯城5000平米自动化仓库 这次长江连接器与华强芯城的强强联手,可以说意义深远,凭借华强芯城的庞大的用户群体、成熟的推广模式及精准的销售体系,相信能够在未来着力推动双方互利共赢,也为所有终端用户带来实实在在的利好。

  • 2019-02-25
  • 发表了日志: 如何解决多层PCB设计时的EMI问题

  • 发表了主题帖: 如何解决多层PCB设计时的EMI问题

    如何解决多层PCB设计时的EMI问题 解决EMI问题的办法很多,现代的EMI抑制方法包括:利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。本文从最基本的PCB布板出发,讨论PCB分层堆叠在控制EMI辐射中的作用和设计技巧。   电源汇流排   在IC的电源引脚附近合理地安置适当容量的电容,可使IC输出电压的跳变来得更快。然而,问题并非到此为止。由于电容呈有限频率响应的特性,这使得电容无法 在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外,电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降,这些瞬态电压就是主要的共 模EMI干扰源。我们应该怎么解决这些问题?   就我们电路板上的IC而言,IC周围的电源层可以看成是优良的高频电容器,它可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。此外,优良的电源层的电感要小,从而电感所合成的瞬态信号也小,进而降低共模EMI。   当然,电源层到IC电源引脚的连线必须尽可能短,因为数位信号的上升沿越来越快,最好是直接连到IC电源引脚所在的焊盘上,这要另外讨论。   为了控制共模EMI,电源层要有助于去耦和具有足够低的电感,这个电源层必须是一个设计相当好的电源层的配对。有人可能会问,好到什么程度才算好?问题的答 案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常,电源分层的间距是6mil,夹层是FR4材料,则每平方英寸电源层的等效电 容约为75pF。显然,层间距越小电容越大。   上升时间为100到300ps的器件并不多,但是按照目前IC的发展速度,上升 时间在100到300ps范围的器件将占有很高的比例。对于100到300ps上升时间的电路,3mil层间距对大多数应用将不再适用。那时,有必要采用 层间距小于1mil的分层技术,并用介电常数很高的材料代替FR4介电材料。现在,陶瓷和加陶塑料可以满足100到300ps上升时间电路的设计要求。   尽管未来可能会采用新材料和新方法,但对于今天常见的1到3ns上升时间电路、3到6mil层间距和FR4介电材料,通常足够处理高端谐波并使瞬态信号足够低,就是说,共模EMI可以降得很低。本文给出的PCB分层堆叠设计实例将假定层间距为3到6mil。   电磁屏蔽   从信号走线来看,好的分层策略应该是把所有的信号走线放在一层或若干层,这些层紧挨着电源层或接地层。对于电源,好的分层策略应该是电源层与接地层相邻,且电源层与接地层的距离尽可能小,这就是我们所讲的“分层"策略。   PCB堆叠   什么样的堆叠策略有助于屏蔽和抑制EMI?以下分层堆叠方案假定电源电流在单一层上流动,单电压或多电压分布在同一层的不同部份。多电源层的情形稍后讨论。   4层板   4层板设计存在若干潜在问题。首先,传统的厚度为62mil的四层板,即使信号层在外层,电源和接地层在内层,电源层与接地层的间距仍然过大。   如果成本要求是第一位的,可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能,但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。   第一种为首选方案,PCB的外层均为地层,中间两层均为信号/电源层。信号层上的电源用宽线走线,这可使电源电流的路径阻抗低,且信号微带路径的阻抗也低。从EMI控制的角度看,这是现有的最佳4层PCB结构。第二种方案的外层走电源和地,中间两层走信号。该方案相对传统4层板来说,改进要小一些,层间阻抗和传统的4层板一样欠佳。   如果要控制走线阻抗,上述堆叠方案都要非常小心地将走线布置在电源和接地铺铜岛的下边。另外,电源或地层上的铺铜岛之间应尽可能地互连在一起,以确保DC和低频的连接性。        6层板   如果4层板上的元件密度比较大,则最好采用6层板。但是,6层板设计中某些叠层方案对电磁场的屏蔽作用不够好,对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。   第一例将电源和地分别放在第2和第5层,由于电源覆铜阻抗高,对控制共模EMI辐射非常不利。不过,从信号的阻抗控制观点来看,这一方法却是非常正确的。   第二例将电源和地分别放在第3和第4层,这一设计解决了电源覆铜阻抗问题,由于第1层和第6层的电磁屏蔽性能差,差模EMI增加了。如果两个外层上的信号线 数量最少,走线长度很短(短于信号最高谐波波长的1/20),则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地 (每1/20波长为间隔),则对差模EMI的抑制特别好。如前所述,要将铺铜区与内部接地层多点相联。   通用高性能6层板设计 一般将第1和第6层布为地层,第3和第4层走电源和地。由于在电源层和接地层之间是两层居中的双微带信号线层,因而EMI抑制能力是优异的。该设计的缺点 在于走线层只有两层。前面介绍过,如果外层走线短且在无走线区域铺铜,则用传统的6层板也可以实现相同的堆叠。   另一种6层板布局为信号、地、信号、电源、地、信号,这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻,电源层和接地层配对。显然,不足之处是层的堆叠不平衡。   这通常会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜,填铜后如果第3层的覆铜密度接近于电源层或接地层,这块板可以不严格地算作是结 构平衡的电路板。填铜区必须接电源或接地。连接过孔之间的距离仍然是1/20波长,不见得处处都要连接,但理想情况下应该连接。   10层板   由于多层板之间的绝缘隔离层非常薄,所以10或12层的电路板层与层之间的阻抗非常低,只要分层和堆叠不出问题,完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板,困难比较多,能够加工12层板的制造商也不多。   由于信号层和回路层之间总是隔有绝缘层,在10层板设计中分配中间6层来走信号线的方案并非最佳。另外,让信号层与回路层相邻很重要,即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。   这一设计为信号电流及其回路电流提供了良好的通路。恰当的布线策略是,第1层沿X方向走线,第3层沿Y方向走线,第4层沿X方向走线,以此类推。直观地看走 线,第1层1和第3层是一对分层组合,第4层和第7层是一对分层组合,第8层和第10层是最后一对分层组合。当需要改变走线方向时,第1层上的信号线应藉 由”过孔"到第3层以后再改变方向。实际上,也许并不总能这样做,但作为设计概念还是要尽量遵守。   同样,当信号的走线方向变化时,应该藉由过孔从第8层和第10层或从第4层到第7层。这样布线可确保信号的前向通路和回路之间的耦合最紧。例如,如果信号在第1层上走线,回路在第2层且只在第2层上走线,那么第1层上的信号即使是藉由“过孔”转到了第3层上,其回路仍在第2层,从而保持低电感、大电容的特性以及良好的电磁屏蔽性能。   如果实际走线不是这样,怎么办?比如第1层上的信号线经由过孔到第10层,这时回路信号只好从第9层寻找接地平面,回路电流要找到最近的接地过孔(如电阻或电容等元件的接地引脚)。如果碰巧附近存在这样的过孔,则真的走运。假如没有这样近的过孔可用,电感就会变大,电容要减小,EMI一定会增加。   当信号线必须经由过孔离开现在的一对布线层到其他布线层时,应就近在过孔旁放置接地过孔,这样可以使回路信号顺利返回恰当的接地层。对于第4层和第7层分层组合,信号回路将从电源层或接地层(即第5层或第6层)返回,因为电源层和接地层之间的电容耦合良好,信号容易传输。   多电源层的设计   如果同一电压源的两个电源层需要输出大电流,则电路板应布成两组电源层和接地层。在这种情况下,每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望 的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆叠造成阻抗不相等,则分流就不均匀,瞬态电压将大得多,并且EMI会急剧增加。   如果电路板上存在多个数值不同的电源电压,则相应地需要多个电源层,要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下,确定配对电源层和接地层在电路板的位置时,切记制造商对平衡结构的要求。   总结   鉴于大多数工程师设计的电路板是厚度62mil、不带盲孔或埋孔的传统印制电路板,本文关于电路板分层和堆叠的讨论都局限于此。厚度差别太大的电路板,本文推荐的分层方案可能不理想。此外,带盲孔或埋孔的电路板的加工制程不同,本文的分层方法也不适用。   电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键,优良的分层堆叠是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和 电源的电磁场屏蔽起来的关键。理想情况下,信号走线层与其回路接地层之间应该有一个绝缘隔离层,配对的层间距(或一对以上)应该越小越好。根据这些基本概 念和原则,才能设计出总能达到设计要求的电路板。现在,IC的上升时间已经很短并将更短,本文讨论的技术对解决EMI屏蔽问题是必不可少的。 16层金手指http://uphotos.eepw.com.cn/1551064899/pics/1551066101168659.jpg 详细介绍: 16层金手指 层数: 16层 板料: FR4          板厚:2.0mm 最小线宽/线距 外层:0.1/0.1mm                      内层:0.075/0.075mm 最小孔径: 0.2mm 表面处理: 无铅喷锡+金手指        pcb板和电子元器件,华强芯城均有可供选择 和 参考 来源:华强PCB作者:Greta

  • 2019-02-22
  • 回复了主题帖: 关于PCB设计必须掌握的基础知识

    如果能入法眼,望大牛们支持一下,谢

  • 发表了日志: 关于PCB设计必须掌握的基础知识

  • 发表了主题帖: 关于PCB设计必须掌握的基础知识

        关于PCB设计必须掌握的基础知识       1、如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)。   2、4层板从上到下依次为:信号平面层、地、电源、信号平面层;6层板从上到下依次为:信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是:防干扰辐射),优先选择内电层走线,走不开选择平面层,禁止从地或电源层走线(原因:会分割电源层,产生寄生效应)。   3、多电源系统的布线:如FPGA+DSP系统做6层板,一般至少会有3.3V+1.2V+1.8V+5V。   3.3V一般是主电源,直接铺电源层,通过过孔很容易布通全局电源网络;   5V一般可能是电源输入,只需要在一小块区域内铺铜。且尽量粗。 http://www.hqpcb.com/uploads/images/201607/08/1467964234_116.png   1.2V和1.8V是内核电源(如果直接采用线连的方式会在面临BGA器件时遇到很大困难),布局时尽量将1.2V与1.8V分开,并让1.2V或1.8V内相连的元件布局在紧凑的区域,使用铜皮的方式连接,如图: http://www.hqpcb.com/uploads/images/201607/08/1467964261_116.png   总之,因为电源网络遍布整个PCB,如果采用走线的方式会很复杂而且会绕很远,使用铺铜皮的方法是一种很好的选择!   4、邻层之间走线采用交叉方式:既可减少并行导线之间的电磁干扰,又方便走线。   5、模拟数字要隔离,怎么个隔离**布局时将用于模拟信号的器件与数字信号的器件分开,然后从AD芯片中间一刀切!   模拟信号铺模拟地,模拟地/模拟电源与数字电源通过电感/磁珠单点连接。 http://www.hqpcb.com/uploads/images/201607/08/1467964301_116.png   6、基于PCB设计软件的PCB设计也可看做是一种软件开发过程,软件工程最注重“迭代开发”的思想,减少PCB错误的概率。   (1) 原理图检查,尤其注意器件的电源和地(电源和地是系统的血脉,不能有丝毫疏忽);   (2) PCB封装绘制(确认原理图中的管脚是否有误);   (3) PCB封装尺寸逐一确认后,添加验证标签,添加到本次设计封装库;   (4) 导入网表,边布局边调整原理图中信号顺序(布局后不能再使用OrCAD的元件自动编号功能);   (5) 手工布线(边布边检查电源地网络,前面说过:电源网络使用铺铜方式,所以少用走线);   总之,PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图(从信号连接的正确性、信号走线的方便性考虑)。   7、晶振离芯片尽量近,且晶振下尽量不走线,铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线。   8、连接器上信号的排布对布线的难易程度影响较大,因此要边布线边调整原理图上的信号(但千万不能重新对元器件编号)。   9、多板接插件的设计:   (1) 使用排线连接:上下接口一致;   (2) 直插座:上下接口镜像对称,如下图: http://www.hqpcb.com/uploads/images/201607/08/1467964344_116.png   10、模块连接信号的设计:   (1) 若2个模块放置在PCB同一面,则管教序号大接小小接大(镜像连接信号);   (2) 若2个模块放在PCB不同面,则管教序号小接小大接大。   这样做能放置信号像上面的右图一样交叉。当然,上面的方法不是定则,我总是说,凡事随需而变(这个只能自己领悟),只不过在很多情况下按这种方式设计很管用罢了。   11、电源地回路的设计: http://www.hqpcb.com/uploads/images/201607/08/1467964360_116.png  上图的电源地回路面积大,容易受电磁干扰。 http://www.hqpcb.com/uploads/images/201607/08/1467964374_116.png   上图通过改进——电源与地线靠近走线,减小了回路面积,降低了电磁干扰(679/12.8,约54倍)。因此,电源与地尽量应该靠近走线!而信号线之间则应该尽量避免并行走线,降低信号之间的互感效应。         来源:华强PCB   图片来源:hqpcb.com 作者:Greta   

  • 2019-02-21
  • 发表了日志: 适用于电致变色视镜的汽车自动调光镜参考设计

最近访客

< 1/1 >

统计信息

已有7人来访过

  • 芯币:33
  • 好友:--
  • 主题:8
  • 回复:2
  • 课时:--
  • 资源:--

留言

你需要登录后才可以留言 登录 | 注册


现在还没有留言