注册 登录
电子工程世界-论坛 返回首页 EEWORLD首页 频道 EE大学堂 下载中心 Datasheet 专题

teleagle的个人空间 http://home.eeworld.com.cn/space-uid-770033.html [收藏] [复制] [分享] [RSS]

日志

libero vsim-SDF-3250错误处理

已有 132 次阅读2018-10-9 16:06 |个人分类:原创

在电路综合后仿真正常的情况下,  时序仿真却报: vsim-SDF-3250 错误,  如下所示:

# ** Error: (vsim-3170) Could not find 'D:\Test_Designs\ModelSim_Wrong_Project_Settings\verilog_flow\designer\impl1\simulation\postlayout.testbench'.
# Error loading design
# Error: Error loading design

# ** Error: (vsim-SDF-3250) D:/Test_Designs/ModelSim_Wrong_Project_Settings/verilog_flow/designer/impl1/top_ba.sdf(0): Failed to find INSTANCE '/top_0'.
# ** Error: (vsim-SDF-3894) : Errors occured in reading and resolving instances from compiled SDF file(s).
# Loading proasic3.Dffpr
# Loading proasic3.UDP_MUX2
# ** Error: (vsim-SDF-3250) D:/Test_Designs/ModelSim_Wrong_Project_Settings/verilog_flow/designer/impl1/top_ba.sdf(0): Failed to find INSTANCE '/top_0'.
# Error loading design


处理方法:
1.首先检查仿真设置是否正确:


右键 Simulate --> 选择 Organize Stimulus Files...   --> 检查激激励文件设置是否正确.    以及SDF文件是否 USER


2.进项目设置修改


Project   -->   Project Settings...  -->  左边选择 "Do file" 项 ---->  在右边"Top level instance name" 栏,  填入激励文件中,被测试模块的例化 名,  --- >  Save  


3.  再次启动 ModelSim 进行时序仿真, 祝成功!!

本文来自论坛,点击查看完整帖子内容。

评论 (0 个评论)

facelist doodle 涂鸦板

您需要登录后才可以评论 登录 | 注册

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-11-19 04:39 , Processed in 0.014898 second(s), 10 queries , Gzip On, MemCache On.

Powered by EEWORLD电子工程世界

© 2018 http://bbs.eeworld.com.cn/

返回顶部