注册 登录
电子工程世界-论坛 返回首页 EEWORLD首页 频道 EE大学堂 下载中心 Datasheet 专题

sunboy25的个人空间 http://home.eeworld.com.cn/space-uid-487021.html [收藏] [复制] [分享] [RSS]

日志

cpld的外部时钟电路怎样设计

已有 116 次阅读2018-8-9 22:47

我查了好多CPLD方面的资料,我发现现在的教材都是针对怎样编程的,很少有讲基础电路方面,比如怎样设计一个最小的能使cpld动起来的电路。cpld外接电源是多大,有几种类型的电源电压,输出输入引脚的上拉电阻选多大好,还有cpld外接晶振电路的最大频率是多少怎样从手册中查找。如果谁有这方面的资料麻烦发我一份的,我现在自学cpld,这些资料我发现真的不好找,当时却是初学者很需要的。

本文来自论坛,点击查看完整帖子内容。

评论 (0 个评论)

facelist doodle 涂鸦板

您需要登录后才可以评论 登录 | 注册

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-12-11 23:39 , Processed in 0.031888 second(s), 9 queries , Gzip On, MemCache On.

Powered by EEWORLD电子工程世界

© 2018 http://bbs.eeworld.com.cn/

返回顶部