搜索
分享 明德扬至简设计法--verilog综合器和仿真器
njiggih 2018-10-10 15:37
Verilg是硬件描述语言,顾名思义,就是用代码的形式描述硬件的功能。而我们最终是要在电路上实现该功能的。当Verilog描述出硬件功能后,我们需要综合器对Verilog代码进行解释,将代码转化成实际的电路来表示,最终实际的电路,我们称之为网表。这种将Verilog代码转成网表的工具,就是综合器。上图左上角是一份verilog代 ...
个人分类: 明德扬-至简设计法|132 次阅读|0 个评论
分享 潘文明至简设计法之FPGA设计模板分享(1)
njiggih 2017-7-4 17:58
本案例: 明德扬 首创全新FPGA设计技巧-- 至简设计法 ,教你如何一步一步去完成一个复杂电路的设计,里面很多有实用技巧,熟练运用这些技巧,有助于你写出非常优秀的 FPGA设计 代码。非常简洁易读,欢迎比较。 FPGA工程师都知道,Verilog代码绝大部分都是always语句,结构基本上都是一致的,为了减少重复性的工作 ...
个人分类: 明德扬-至简设计法|221 次阅读|0 个评论
分享 明德扬fpga设计--模块划分常用架构
njiggih 2017-5-10 17:55
本模板: 明德扬 首创全新FPGA设计技巧-- 至简设计法 ,教你如何一步一步去完成一个复杂电路的设计,里面很多有实用技巧,熟练运用这些技巧,有助于你写出非常优秀的 FPGA设计 代码。非常简洁易读,欢迎比较。 上面通过AT93C46的项目,讲解了如何根据划分好的模块架构,确认模块的端口及数据流向。下面给 ...
个人分类: 明德扬-至简设计法|254 次阅读|0 个评论
分享 明德扬FPGA设计模块划分方法(1)
njiggih 2017-5-4 17:40
本模板: 明德扬 首创全新FPGA设计技巧-- 至简设计法 ,教你如何一步一步去完成一个复杂电路的设计,里面很多有实用技巧,熟练运用这些技巧,有助于你写出非常优秀的 FPGA设计 代码。非常简洁易读,欢迎比较。 一、模块划分概述 模块划分,顾名思义是指模块的划分。但是, 明德扬 提出的模块划分,是 ...
个人分类: 明德扬-至简设计法|217 次阅读|0 个评论
分享 【明德扬】倾情分享海量FPGA设计技巧学习资料 转
njiggih 2017-3-27 19:27
1.如何在MODELSIM中仿真ISE的IP核 明德扬分享的在MODELSIM中仿真带IP核的XILINX工程方法,一步步教你怎么添加仿真库,怎么实现ISE的IP核的仿真详细步骤。 2.红外接收verilog工程分享 实测可用 明德扬分享的红外接收工程,该工程甚至至简设计法实现,已经在板子上亲测可用。需要该功能的,添加verilo ...
个人分类: 明德扬-至简设计法|350 次阅读|0 个评论
分享 明德扬至简设计法---分享一份实现矩阵键盘的verilog代码 可直接使用
njiggih 2017-2-21 09:30
本模板: 明德扬 首创全新FPGA设计技巧-- 至简设计法 ,教你如何一步一步去完成一个复杂电路的设计,里面很多有实用技巧,熟练运用这些技巧,有助于你写出非常优秀的 FPGA设计 代码。非常简洁易读,欢迎比较。 `define SCAN module key_scan( & ...
个人分类: 明德扬-至简设计法|226 次阅读|0 个评论

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-12-11 16:07 , Processed in 0.036797 second(s), 5 queries , Gzip On, MemCache On.

Powered by EEWORLD电子工程世界

© 2018 http://bbs.eeworld.com.cn/

返回顶部