注册 登录
电子工程世界-论坛 返回首页 EEWORLD首页 频道 EE大学堂 下载中心 Datasheet 专题

eeleader的个人空间 http://home.eeworld.com.cn/space-uid-210489.html [收藏] [复制] [分享] [RSS]

日志

分享 fpga资源中的block ram和分布式ram的区别
2013-5-31 13:10
区别之1 bram 的输出需要时钟,dram在给出地址后既可输出数据。 区别之2 dram使用更灵活方便些 区别之3 bram有较大的存储空间,dram浪费LUT资源 ---------------------------------------------------------------------------------------------------- 1,物理上看,bram是fpga中定制的ram资源,dram就是用逻辑单 ...
个人分类: FPGA 开发技术总结|9326 次阅读|0 个评论
分享 FPGA控制DAC0832
2013-5-31 13:07
DAC0832是常用的8位DA转换芯片,建立时间为1us,用verilog硬件描述语言控制如下: //name : ADC_0832 //author : qin wei he; //date :2011.04.30; //function: module DAC_0832( input clk, //外部时钟输入50M input ...
个人分类: FPGA 开发技术总结|2231 次阅读|0 个评论
分享 Cyclone II 系列FPGA特殊引脚
2013-5-31 13:05
1/1.I/O, ASDO 在AS 模式下是专用输出脚,在PS 和JTAG 模式下可以当I/O 脚来用。在AS 模式下,这个脚是CII 向串行配置芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚。在AS 模式下,ASDO 有一个内部的上拉电阻,一直有效,配置完成后,该脚就变成三态输入脚。ASDO 脚直接接到配置芯片的ASDI ...
个人分类: FPGA 开发技术总结|17709 次阅读|0 个评论
分享 CYCLONEⅡ系列FPGA 总结
2013-5-31 13:01
FPGA是一个高级东西,并且现在越来越广泛的被硬件工程师所运用,FPGA——逻辑可编程器件。在硬件电路设计的时候可以使用一片FPGA完成加法器,选择器,存储器等许多数字芯片的功能,并且由于技术的发展,芯片成本的降低,使得越来越多的硬件工程师接触到这个器件,用于大型电路设计。 ...
个人分类: FPGA 开发技术总结|12765 次阅读|1 个评论
分享 数据舍入算法
2013-4-25 13:28
数据舍入算法
在数字信号处理中,测量数据由于加法、乘法等运算位宽被扩大,但是资源利用上的考虑,在精度和误差有效范围内后续的处理并不需要这么大的位宽,因此对数据进行截断或者舍入处理是很有必要的。如图1所示为Xilinx FIR IPCore的参数配置界面,在FIR滤波器实现中必不可少的就是乘累加运算了,因此输出必有舍入处 ...
个人分类: FPGA 开发技术总结|2753 次阅读|0 个评论
分享 优秀滤波算法应用
2013-4-25 13:23
优秀滤波算法应用
我们平常所用的按键为机械弹性开关,由于触点的弹性作用,按键在闭合时不会马上稳定的接通,而是有一段时间的抖动,在断开时也不会立即断开。抖动时间由按键的机械特性所决定,一般为5ms~10ms。所以我们在做按键检测时都要加一个消抖的过程。按键消抖主要有两种方案 ...
个人分类: FPGA 开发技术总结|2520 次阅读|0 个评论
分享 实现快速乘法器
2013-4-24 16:12
1. 串行乘法器 两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。 module multi_CX(clk, x, y, result); input clk; input x, y; output result; reg result; parameter s0 = 0, s1 = 1, s2 = 2; reg count = 0; ...
个人分类: FPGA 开发技术总结|913 次阅读|0 个评论
分享 前向纠错算法在FPGA实现的方法
2013-4-24 16:07
前向纠错算法在FPGA实现的方法
目前,无线产品的广泛应用使无线音频和视频的高质量传输成为可能。蓝牙、无限局域网等无线传输设备比较复杂,成本较高,急需 开发一种简便的、仅用于流媒体的无线传输平台,将音频数据实时地发送到移动终端。由于音频数据的实时性,不宜采用反馈重传等 造成很大时延的差错控制方式。前向纠错码(FEC)的码字是具有 ...
个人分类: FPGA 开发技术总结|1596 次阅读|0 个评论
分享 high fanout 解决之道
2013-3-25 12:07
high fanout 解决之道
Fanout,即扇出,模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为net delay较大,不利于时序收敛。因此,在写代码时应尽量避免高扇出的情况。但是,在某些特殊情况下,受到整体结构设计的需要或者无法修改代码的限制,则需要通过其它优化手段解决高扇出带来的问题。以下就介绍三个这样的方法 ...
个人分类: FPGA 开发技术总结|1007 次阅读|0 个评论
分享 lcd1602代码
2013-3-25 12:04
2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 ...
个人分类: FPGA 开发技术总结|560 次阅读|0 个评论

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456

GMT+8, 2018-9-19 20:50 , Processed in 0.028871 second(s), 6 queries , Gzip On, Redis On.

Powered by EEWORLD电子工程世界

© 2018 http://bbs.eeworld.com.cn/

返回顶部